JPS58170147A - ル−プ伝送システムの多重化制御装置 - Google Patents
ル−プ伝送システムの多重化制御装置Info
- Publication number
- JPS58170147A JPS58170147A JP5110682A JP5110682A JPS58170147A JP S58170147 A JPS58170147 A JP S58170147A JP 5110682 A JP5110682 A JP 5110682A JP 5110682 A JP5110682 A JP 5110682A JP S58170147 A JPS58170147 A JP S58170147A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- time
- frame
- frame synchronization
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はループ伝送システムの多重化制御装置に関する
。
。
ループ伝送システムは電力、鉄鋼、化学プラントなど広
域にわたる生産Ｗ理、計算制御などの分野で多数届いら
れているが、従来のシステムは、情報の種別としては計
算機、４木装置などのデータのみのいわゆる単一チャン
イ、ルのものかはとんどで、伝送制御を行う一種類のス
テーションが接続されていた。
□しかしながら、最近では、光フアイバ伝送技術の急
速な進歩により、゛１００Ｍビット／秒（以下Ｍｂｐｓ
と略称する）＠度とｍｓなループ伝送システムの構築が
実現可能になシつつあシ、これに伴ってループ伝送シス
テムには、デｌ−ｐのみならず、画像、電鮎などの音戸
のような異柚情報を統谷して伝送することがｉｌ！ｔさ
れる傾向にある。
域にわたる生産Ｗ理、計算制御などの分野で多数届いら
れているが、従来のシステムは、情報の種別としては計
算機、４木装置などのデータのみのいわゆる単一チャン
イ、ルのものかはとんどで、伝送制御を行う一種類のス
テーションが接続されていた。
□しかしながら、最近では、光フアイバ伝送技術の急
速な進歩により、゛１００Ｍビット／秒（以下Ｍｂｐｓ
と略称する）＠度とｍｓなループ伝送システムの構築が
実現可能になシつつあシ、これに伴ってループ伝送シス
テムには、デｌ−ｐのみならず、画像、電鮎などの音戸
のような異柚情報を統谷して伝送することがｉｌ！ｔさ
れる傾向にある。
これらの情報は伝送速度、周期／ランダム伝送など性格
が異なるため、′後述するように、゛共通６伝送路上に
、別個のチャンネルを形成し、：かつそれぞれ別個の誠
テージｉシによシ伝送制御を行う必豊かある。
“ □ ゛ このような、別個め′チャンネルを形成するｍｆｍを行
なうのが多重化ｓｌｉｊａｒｍ置である。 ゛各ス
テージヨシｄ中では、それぞれ異なうた伝搬遅延時間（
便用素子の物理的な遅延時間、レジスタ間転送のための
物理的な遅延時間など）が生シ、各ステーションからの
各チャンネルは時間的にずれているため、多重化制御装
置では、これらの伝搬遅延時間を考慮した多重化制御が
必要でろる。
が異なるため、′後述するように、゛共通６伝送路上に
、別個のチャンネルを形成し、：かつそれぞれ別個の誠
テージｉシによシ伝送制御を行う必豊かある。
“ □ ゛ このような、別個め′チャンネルを形成するｍｆｍを行
なうのが多重化ｓｌｉｊａｒｍ置である。 ゛各ス
テージヨシｄ中では、それぞれ異なうた伝搬遅延時間（
便用素子の物理的な遅延時間、レジスタ間転送のための
物理的な遅延時間など）が生シ、各ステーションからの
各チャンネルは時間的にずれているため、多重化制御装
置では、これらの伝搬遅延時間を考慮した多重化制御が
必要でろる。
本発明の目的は、複数のチャンネル関に伝搬遅延時間に
よる時間のばらつきがあってもこれを補正して複数チャ
ンネルの多１化を可能とするループ伝送システムの多電
化制御装置を提供するにある。
よる時間のばらつきがあってもこれを補正して複数チャ
ンネルの多１化を可能とするループ伝送システムの多電
化制御装置を提供するにある。
本発明の特徴は、情報フレームの同期をとるフレーム同
期信号を各チャンネルの伝搬遅延時間よシ長く遅延させ
る遅延装置と、チャンネル毎に送信情報を記憶する複数
の記憶装置を設け、遅延され九フレーム同期信号に基づ
いて、記憶装置から送信情報を取出し多重化するように
していることである。
期信号を各チャンネルの伝搬遅延時間よシ長く遅延させ
る遅延装置と、チャンネル毎に送信情報を記憶する複数
の記憶装置を設け、遅延され九フレーム同期信号に基づ
いて、記憶装置から送信情報を取出し多重化するように
していることである。
本発明の他の目的並びに％＊ａ以下Ｏ′説明よ）明らか
になるであろう。
になるであろう。
第１図は本発明が適用されるループ伝送システムの一例
を示すもので、１はループ状に構成された光ファイバな
どの伝送路、２は基準クロックの発生、情報フレームの
生成、あるいはループ全体の監視制御を行うループ管理
１’ｂｌＪ＃装置（ＬＭＣ）、３（３−１〜３−Ｎ）は
本晃明が適用される多１化制卿装置（ＭＰＸＩ−Ｎ）、
４（４−１，４−２）はデータ用ステーション（ＤＳＴ
ｓ、 Ｄ８Ｔｓ）、ｓ （ｓ−１，５−２）は音声用ス
テーション（Ｖ８Ｔ１．Ｖ８Ｔｓ ）、６ （６−１，
６−２）はｉｊ儂用ステーション（ＩＳＴｔ）である。
を示すもので、１はループ状に構成された光ファイバな
どの伝送路、２は基準クロックの発生、情報フレームの
生成、あるいはループ全体の監視制御を行うループ管理
１’ｂｌＪ＃装置（ＬＭＣ）、３（３−１〜３−Ｎ）は
本晃明が適用される多１化制卿装置（ＭＰＸＩ−Ｎ）、
４（４−１，４−２）はデータ用ステーション（ＤＳＴ
ｓ、 Ｄ８Ｔｓ）、ｓ （ｓ−１，５−２）は音声用ス
テーション（Ｖ８Ｔ１．Ｖ８Ｔｓ ）、６ （６−１，
６−２）はｉｊ儂用ステーション（ＩＳＴｔ）である。
データ用ステーション４−１には計算機７、音声用ステ
ーション５−１には電話１ｆａ８、画像用ステーション
６−１にはテレビカメ２９がそれぞれ接続されている。
ーション５−１には電話１ｆａ８、画像用ステーション
６−１にはテレビカメ２９がそれぞれ接続されている。
多重化制御装置３−１では、それぞれデータ用ステーシ
ョン４ニ１．０情報チヤンネル、音声用ステーション５
−１の情報チャンネル、１ｉｉｉ儂用ステーション６−
１の情報チャンネルを形成するが、それぞれのステーシ
ョン４−１〜６−１でハ伝搬遅嬌時間が異なる丸め、こ
れらを考慮して多重化制御を行なう。
ョン４ニ１．０情報チヤンネル、音声用ステーション５
−１の情報チャンネル、１ｉｉｉ儂用ステーション６−
１の情報チャンネルを形成するが、それぞれのステーシ
ョン４−１〜６−１でハ伝搬遅嬌時間が異なる丸め、こ
れらを考慮して多重化制御を行なう。
第２図はループ伝送路ｌ上の情報のフレーム構成を示す
屯ので、１フレームは８ビツトのフレーム同期信号ＳＹ
Ｎ、および８ビツトのタイムスロットＴ８φ１〜Ｔ８φ
６よシ栴成されている。
屯ので、１フレームは８ビツトのフレーム同期信号ＳＹ
Ｎ、および８ビツトのタイムスロットＴ８φ１〜Ｔ８φ
６よシ栴成されている。
フレーム同期信号８ＹＮは連続するタイムスロツ）Ｔ８
す１〜ＴＳφ６の区切シを識別する丸めの信号で、各タ
イムスロットＴ８φ１〜Ｔ８す６は前もって各チャンネ
ルに固定的に割轟てられている。
す１〜ＴＳφ６の区切シを識別する丸めの信号で、各タ
イムスロットＴ８φ１〜Ｔ８す６は前もって各チャンネ
ルに固定的に割轟てられている。
ここでは、オクテツト（８ビツト）多重をベースとし、
タイムスロット６個の場合を示しているが、任意のビッ
ト長、任意のフレーム長でよいしとは明らかである。
タイムスロット６個の場合を示しているが、任意のビッ
ト長、任意のフレーム長でよいしとは明らかである。
本フレームはループ管理制御装置２により生成され、ル
ープ伝送路上を常時周回しておシ、各多重化制御装置３
は周期的に到来するタイムスロットを分離、あるいは多
重することによシ必要なチャンネルを形成する。第３図
は多重化制御装置３−１の一実施例構成を示すもので、
伝送路１（１−ａ ）から受Ｕｔ器（Ｒ）ｔｏを介して
データを受偏し、その受信データａからクロック発生器
（ＣＬＫ）１１によりクロックｆを抽出する。フレーム
同期検出器（ＳＹＮＤＥＴ）１３は第２図に示し次よう
なフレームＳ酸中のフレーム同期信号８ＹＮを検出する
。１４はフレーム同期信号遅延回’１＆ （８ＹＮＤＬ
Ｙ ）で、例えばシフトレジスタで構成されている。シ
フトクロックとして、例えばオクテツト周期を用いるこ
とによりオクテツト単位ＫｉＩ延させることができる。
ープ伝送路上を常時周回しておシ、各多重化制御装置３
は周期的に到来するタイムスロットを分離、あるいは多
重することによシ必要なチャンネルを形成する。第３図
は多重化制御装置３−１の一実施例構成を示すもので、
伝送路１（１−ａ ）から受Ｕｔ器（Ｒ）ｔｏを介して
データを受偏し、その受信データａからクロック発生器
（ＣＬＫ）１１によりクロックｆを抽出する。フレーム
同期検出器（ＳＹＮＤＥＴ）１３は第２図に示し次よう
なフレームＳ酸中のフレーム同期信号８ＹＮを検出する
。１４はフレーム同期信号遅延回’１＆ （８ＹＮＤＬ
Ｙ ）で、例えばシフトレジスタで構成されている。シ
フトクロックとして、例えばオクテツト周期を用いるこ
とによりオクテツト単位ＫｉＩ延させることができる。
１６は受信シフトレジスタ（８８Ｒ）であシ、′第２図
に示し九ようなフレーム構成において、タイムスロット
で８φ１〜ＴＳφ６を切出しビット直列データを並列デ
ータに変換する。１７（１７−１〜１７−３）はノ（ツ
ファレジスタ（ＢＲ）、１８（１８−１〜１８−３）は
パンツアゲ−） （ＢＧ）である。１９は受信ｍｌＪ＋
ｊ４１部（ＲＸＣＴＬ）で、タイムスロットを各チャン
ネルに分離し、受信シフトレジスタ（Ｒ８Ｒ）１６から
各バッファレジスタ（ＢＲ）１７（１７−１〜１７−３
）にセットし、かつ各ステージ日ン４−１〜６−ＩＫス
トローブ信号を発生する機能を実行する。
に示し九ようなフレーム構成において、タイムスロット
で８φ１〜ＴＳφ６を切出しビット直列データを並列デ
ータに変換する。１７（１７−１〜１７−３）はノ（ツ
ファレジスタ（ＢＲ）、１８（１８−１〜１８−３）は
パンツアゲ−） （ＢＧ）である。１９は受信ｍｌＪ＋
ｊ４１部（ＲＸＣＴＬ）で、タイムスロットを各チャン
ネルに分離し、受信シフトレジスタ（Ｒ８Ｒ）１６から
各バッファレジスタ（ＢＲ）１７（１７−１〜１７−３
）にセットし、かつ各ステージ日ン４−１〜６−ＩＫス
トローブ信号を発生する機能を実行する。
１５は７レ一ム同期信号発生回路（ＳＹＮＧＥＮ）で、
フレーム同ＪｊＡｉｇ号遅延回路（ＳＹＮＤＬＹ）１４
の出力によりフレーム同期信号がセットされ、送信制御
部（ＴＸＣＴＬ）２０の指令にもとづいて１ビツトずつ
シフトアウトする。２１は送信シフトレジスタ（Ｔ８Ｒ
）であり、記憶装置（ＭＥＭ）２２（２２−１〜２２−
３）からのデータがセットされ１ビツトずつシフトアウ
トされる。以下記憶装置はメモリと略称する。２３ （
２３−１゜２３−２）はワイヤード、オア（ｗｉ ｒｅ
ｄ −ＯＲ）が可能なＡＮＤゲート、２４ （２４−１
，２４−２）はワイヤード、オア（ｗｉ ｒｅｄ −Ｏ
Ｒ）されていることを示す記号である。１２は送信４１
（Ｔ）１ であシ、フレーム同期信号発生器（
８ＹＮＧＥＮ）ＩＢ。
フレーム同ＪｊＡｉｇ号遅延回路（ＳＹＮＤＬＹ）１４
の出力によりフレーム同期信号がセットされ、送信制御
部（ＴＸＣＴＬ）２０の指令にもとづいて１ビツトずつ
シフトアウトする。２１は送信シフトレジスタ（Ｔ８Ｒ
）であり、記憶装置（ＭＥＭ）２２（２２−１〜２２−
３）からのデータがセットされ１ビツトずつシフトアウ
トされる。以下記憶装置はメモリと略称する。２３ （
２３−１゜２３−２）はワイヤード、オア（ｗｉ ｒｅ
ｄ −ＯＲ）が可能なＡＮＤゲート、２４ （２４−１
，２４−２）はワイヤード、オア（ｗｉ ｒｅｄ −Ｏ
Ｒ）されていることを示す記号である。１２は送信４１
（Ｔ）１ であシ、フレーム同期信号発生器（
８ＹＮＧＥＮ）ＩＢ。
送信シフトレジスタ（Ｔ８Ｒ）２１のシフトアウトされ
九データが回線ＩＫ送出される。
九データが回線ＩＫ送出される。
２２はメモリでアシ、具体的にはファーストイン・７ア
ーストアウト（ｐｉｒｓｔ−ｉｎ−Ｆｉｒｓｔ−ｏｕｔ
）動作をするメモリでるる、２０は送信ＩＪｉｉｉ１部
（ＴＸｅＴＬ）で、メモリ（Ｍ）２２−１〜２２−３か
らデータを取出し、フレームｔ−１４成する多重化機能
、フレーム同期信号発生Ｗ （ＳＹＮＧＥＮ） １５、
送信シフトレジスタ（ＴＳＩ（、）２１の切換え制御な
どを実行する。
ーストアウト（ｐｉｒｓｔ−ｉｎ−Ｆｉｒｓｔ−ｏｕｔ
）動作をするメモリでるる、２０は送信ＩＪｉｉｉ１部
（ＴＸｅＴＬ）で、メモリ（Ｍ）２２−１〜２２−３か
らデータを取出し、フレームｔ−１４成する多重化機能
、フレーム同期信号発生Ｗ （ＳＹＮＧＥＮ） １５、
送信シフトレジスタ（ＴＳＩ（、）２１の切換え制御な
どを実行する。
次に第４図のタインングチャートを用いて、多重化制御
装置１３−１の動作を説明する。第４図において、説明
を簡単にする沈め第１チヤンネル（ＣＨ＋１）はタイＡ
スｏ ッ） Ｔ ８ ＋ ） ｅ ＴＢＧ ４で、Ｃ
Ｈφ２はＴ８φ２．φ５で、ＣＨφ３はＴ８φ３．◆６
で形成されているものとする。
装置１３−１の動作を説明する。第４図において、説明
を簡単にする沈め第１チヤンネル（ＣＨ＋１）はタイＡ
スｏ ッ） Ｔ ８ ＋ ） ｅ ＴＢＧ ４で、Ｃ
Ｈφ２はＴ８φ２．φ５で、ＣＨφ３はＴ８φ３．◆６
で形成されているものとする。
同期式ループ伝送では４４−に示すごとく受信回線１−
ａからの受信データａと送信回線１−ｂに送出する出力
データｅのフレームの時間的な関係は谷チャンネルのミ
ー遅延時間のうち、最も大きい遅延時間分だけ少なくと
もずれている。これは受信回線ト１上の特定番号のタイ
ムスロットは送信回４１１−ｂ上の同じ番号のタイムス
ロットにのせ、送信する必要があるからである。
ａからの受信データａと送信回線１−ｂに送出する出力
データｅのフレームの時間的な関係は谷チャンネルのミ
ー遅延時間のうち、最も大きい遅延時間分だけ少なくと
もずれている。これは受信回線ト１上の特定番号のタイ
ムスロットは送信回４１１−ｂ上の同じ番号のタイムス
ロットにのせ、送信する必要があるからである。
第４図において各チャンネルのステーション内での伝搬
遅延時間は一例としてＣＨ◆１．０Ｈφ３が１オクテツ
ト、ＣＨφ２が３オクテツトの場合を示している。なお
実際には物理的な伝搬遅延時間も存在し、高い伝送速度
で問題となるが、本図では説明を簡単にするため示して
いない。図では各チャンネルの最大伝搬遅延時間は３オ
クテツトであり、物理的な伝搬遅延時間を考纏しても、
フレーム同期信号＃ｉ４オクテツト遅延させればよい。
遅延時間は一例としてＣＨ◆１．０Ｈφ３が１オクテツ
ト、ＣＨφ２が３オクテツトの場合を示している。なお
実際には物理的な伝搬遅延時間も存在し、高い伝送速度
で問題となるが、本図では説明を簡単にするため示して
いない。図では各チャンネルの最大伝搬遅延時間は３オ
クテツトであり、物理的な伝搬遅延時間を考纏しても、
フレーム同期信号＃ｉ４オクテツト遅延させればよい。
しかし、本図では後述するごとく、自動的に補正する丸
め、フレーム同期信号の遅延を５オクテツトとしている
。
め、フレーム同期信号の遅延を５オクテツトとしている
。
７レ一ム同期慣出器（ＳＹＮＤＥＴ） １３は時刻ｔ１
にフレーム同期を検出すると、フレーム同期信号遅延
回路（８ＹＮＤＬＹ）１４にシフトインされると共に１
受信制御部（ＲＸＣＴＬ） １９ Ｋ入力されその動作
を開始せしめる。
にフレーム同期を検出すると、フレーム同期信号遅延
回路（８ＹＮＤＬＹ）１４にシフトインされると共に１
受信制御部（ＲＸＣＴＬ） １９ Ｋ入力されその動作
を開始せしめる。
受信制御部（ＲＸＣＴＬ）１９の詳細な構成は第５図忙
示すようにビットカウンタ（ＢＩＴ−Ｃ）１９１１タイ
ムスロツトカウンタ（ＴＳ−Ｃ）１９＆及びＲＯＭ （
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ） １９３で構成
される。カウンタ１９１，１９２はフレーム同期信ｇｂ
によりリセットされ、その動作を開始する。ピットカウ
ンタ１９１は８ビツトをカウントするとタイムスロット
カウンタ１９２に出力が出される。ＲＯＭ１９３はタイ
ムスロット数に等しい語数とチャンネル数に等しいビッ
ト数を持つメモリであり、各タイムスロットがどのチャ
ンネルに割付けられているか倉記憶している。タイムス
ロットカウンタ１９２の内容がＲＯＭアドレス線に澗え
らル、ＲＯＭ１９３の内容が続出されバッファレジスタ
１７、ステーション４〜６へのストローブ１ｄ号となる
。このストローブ信号にょシ受信シフトレジスタ１６で
並列化され九データは、時刻１１−にＴ８◆１がバッフ
ァレジスタ１７−１、時刻ｔｓＫＴ８φ２がバッファレ
ジスタ１７−２゜・・・・・・とｉう具合に分離され、
各ステーション４−１〜６−ＩＫそれぞれ取込まれる。
示すようにビットカウンタ（ＢＩＴ−Ｃ）１９１１タイ
ムスロツトカウンタ（ＴＳ−Ｃ）１９＆及びＲＯＭ （
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ） １９３で構成
される。カウンタ１９１，１９２はフレーム同期信ｇｂ
によりリセットされ、その動作を開始する。ピットカウ
ンタ１９１は８ビツトをカウントするとタイムスロット
カウンタ１９２に出力が出される。ＲＯＭ１９３はタイ
ムスロット数に等しい語数とチャンネル数に等しいビッ
ト数を持つメモリであり、各タイムスロットがどのチャ
ンネルに割付けられているか倉記憶している。タイムス
ロットカウンタ１９２の内容がＲＯＭアドレス線に澗え
らル、ＲＯＭ１９３の内容が続出されバッファレジスタ
１７、ステーション４〜６へのストローブ１ｄ号となる
。このストローブ信号にょシ受信シフトレジスタ１６で
並列化され九データは、時刻１１−にＴ８◆１がバッフ
ァレジスタ１７−１、時刻ｔｓＫＴ８φ２がバッファレ
ジスタ１７−２゜・・・・・・とｉう具合に分離され、
各ステーション４−１〜６−ＩＫそれぞれ取込まれる。
各ステーション４−１〜６−１の内部ではその情報伝送
の目的に応じた伝送制御を実行するために、複数段のレ
ジスタ、素子による伝搬遅延時間が生じ、メモリ２２に
書込まれる時点では各チャンネル間の伝搬遅延時間はそ
れぞれ異なってくる。
の目的に応じた伝送制御を実行するために、複数段のレ
ジスタ、素子による伝搬遅延時間が生じ、メモリ２２に
書込まれる時点では各チャンネル間の伝搬遅延時間はそ
れぞれ異なってくる。
次に多重化制御装置の送信側動作について述べる。前身
って設定された時間後（時刻ｔｓｌ’；ｒレーム同期信
号遅延回路１４によ）フレーム同期信号が送信制御部２
０に加えられる。送信制御部２０は第６図に示すように
ビットカウンタ２０１１タイムスロツトカウンタ２０２
、ＲＯＭ２０３で構成され、この部分は受信制御部１９
と同様な動作を行う。フリップ７ａツブ２０４＋−１セ
ツト・リセット型スリップフロップで７レ一ムー期信号
すでセットされ、ピットカウンタ２０１の出力でリセッ
トされる。このフリップフロップ２０４の出力によりＡ
ＮＤゲー）２３−１．２３−２を制御り２１のいずれか
一方のデータを送信器１２を介〜 して伝送路ＩＫ送出させる。ＲＯＭ２０３の出力２０−
ｍはメモリ２２−１−７２２−３への選択信。
って設定された時間後（時刻ｔｓｌ’；ｒレーム同期信
号遅延回路１４によ）フレーム同期信号が送信制御部２
０に加えられる。送信制御部２０は第６図に示すように
ビットカウンタ２０１１タイムスロツトカウンタ２０２
、ＲＯＭ２０３で構成され、この部分は受信制御部１９
と同様な動作を行う。フリップ７ａツブ２０４＋−１セ
ツト・リセット型スリップフロップで７レ一ムー期信号
すでセットされ、ピットカウンタ２０１の出力でリセッ
トされる。このフリップフロップ２０４の出力によりＡ
ＮＤゲー）２３−１．２３−２を制御り２１のいずれか
一方のデータを送信器１２を介〜 して伝送路ＩＫ送出させる。ＲＯＭ２０３の出力２０−
ｍはメモリ２２−１−７２２−３への選択信。
号として、ま次ＯＲゲート２０５を介して送信シフトレ
ジスタ２１への１込み１５号として訣用される。
ジスタ２１への１込み１５号として訣用される。
時刻ｔ−でフレーム同期１１号が込（ｉｔ副一部２０に
与えらルると同時一フレーム同型１６号発生器１５に与
えられ、フレームｌ’ｌ ｇＡ ｉ’ｇ号がセットされ
る。
与えらルると同時一フレーム同型１６号発生器１５に与
えられ、フレームｌ’ｌ ｇＡ ｉ’ｇ号がセットされ
る。
また、フレーム同期によりフリップフロップ２０４がセ
ットされ、この結果、Ａ ＮＤダグ−２３−１が開かｎ
フレーム同期連呼発生器１５のデータが送信４１２を介
して送出される。ｉｎ４図から明らかなように時刻ｔ１
においては各メモリ２２−１〜２２−３には各ｔヤンネ
ルのタイムスロットがセットされておシ、送信シフトレ
ジスタ２１にセット町１！ヒな状態になっている。４４
図においてｄ１〜ｃｔ、はメモリ２２−１〜２２−３へ
の誓込みストローブであシ、、その上にｉかｎたタイム
スロットがメモリに書込まれることを示している。
ットされ、この結果、Ａ ＮＤダグ−２３−１が開かｎ
フレーム同期連呼発生器１５のデータが送信４１２を介
して送出される。ｉｎ４図から明らかなように時刻ｔ１
においては各メモリ２２−１〜２２−３には各ｔヤンネ
ルのタイムスロットがセットされておシ、送信シフトレ
ジスタ２１にセット町１！ヒな状態になっている。４４
図においてｄ１〜ｃｔ、はメモリ２２−１〜２２−３へ
の誓込みストローブであシ、、その上にｉかｎたタイム
スロットがメモリに書込まれることを示している。
時刻ｔ１でフレーム同期信号ＳＹＮが送出完了すると、
時刻ｔｓでメモリ２２−１に書込まれたＴ８φｌのデー
タが送信シフ、トレジスタ２１にセットされ、かつフリ
ップフロップ２０４がリセットされ、送１ｄシフトレジ
スタ２’ｌの内容がＡＮＤゲー）２３−２、送信器１２
を介して送出さｎる。
時刻ｔｓでメモリ２２−１に書込まれたＴ８φｌのデー
タが送信シフ、トレジスタ２１にセットされ、かつフリ
ップフロップ２０４がリセットされ、送１ｄシフトレジ
スタ２’ｌの内容がＡＮＤゲー）２３−２、送信器１２
を介して送出さｎる。
このように１−次タイムスロットが送出され、次のフレ
ーム同期１ｇ号が到来するまでこの動作が継続され、□
多重化制御が行なわれる。
ーム同期１ｇ号が到来するまでこの動作が継続され、□
多重化制御が行なわれる。
以上の説明から明らかなように本発明によれば、複数の
チャンネル間に伝書遅延時間による時間のばらつきがろ
っても、これを補正して、複数チャンネルの多重化を可
能ならしめることができる。
チャンネル間に伝書遅延時間による時間のばらつきがろ
っても、これを補正して、複数チャンネルの多重化を可
能ならしめることができる。
第１−は本発明が適用されるループ伝゛送システムの一
般的な構成を示す図、第２図は本＠明で用いる情報フレ
ーム同期の一例を示す図、第３図は本発明を実現゛する
多重化制御装置°の一実施例構成図゛、第４″図は第３
図の多重化制ｍ装置の動作を説明するためのタイはング
チャート、第５，６図はそれぞれ第３図における受信□
制御部、送信制御部の詳細例を示す図である。
般的な構成を示す図、第２図は本＠明で用いる情報フレ
ーム同期の一例を示す図、第３図は本発明を実現゛する
多重化制御装置°の一実施例構成図゛、第４″図は第３
図の多重化制ｍ装置の動作を説明するためのタイはング
チャート、第５，６図はそれぞれ第３図における受信□
制御部、送信制御部の詳細例を示す図である。
Claims (1)
- １、複数の多電化制御装置が共通の伝送路でループ状に
接続され、各々の多重化制御装置が、共通の伝送路上に
時分割に複数の情報チャンネルを形成するようになって
いるループ伝送システムにおいて、情報フレームの同期
をとるフレーム同期信号を遅延妊せる連焼装置と、チャ
ンネル毎に送信情報を記憶する複数の記憶装置を各多電
化制御装置に設け、各多電化制御装置は、遅延されたフ
レーム同期信号に基づいて、記憶装置から送信情報を取
出し多重化するようにしたことを待機とするループ伝送
システムの多重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5110682A JPS58170147A (ja) | 1982-03-31 | 1982-03-31 | ル−プ伝送システムの多重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5110682A JPS58170147A (ja) | 1982-03-31 | 1982-03-31 | ル−プ伝送システムの多重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58170147A true JPS58170147A (ja) | 1983-10-06 |
Family
ID=12877548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5110682A Pending JPS58170147A (ja) | 1982-03-31 | 1982-03-31 | ル−プ伝送システムの多重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58170147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143852A (ja) * | 1984-08-07 | 1986-03-03 | Aihon Kk | ル−プ式時分割多重デ−タウェイの通信方式 |
| JPH0220939A (ja) * | 1988-07-08 | 1990-01-24 | Toshiba Corp | ループネットワークのループ制御方式 |
-
1982
- 1982-03-31 JP JP5110682A patent/JPS58170147A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143852A (ja) * | 1984-08-07 | 1986-03-03 | Aihon Kk | ル−プ式時分割多重デ−タウェイの通信方式 |
| JPH0453138B2 (ja) * | 1984-08-07 | 1992-08-25 | Aiphone Co Ltd | |
| JPH0220939A (ja) * | 1988-07-08 | 1990-01-24 | Toshiba Corp | ループネットワークのループ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7561576B2 (en) | Apparatus for and method of predictive time stamping of isochronous data packets transmitted over an IEEE 1394-1995 serial bus network | |
| US4071706A (en) | Data packets distribution loop | |
| EP0290090A2 (en) | Switching network | |
| JPS63196198A (ja) | 情報伝送交換方法 | |
| US4993026A (en) | Multiplexer apparatus with auxiliary synchronization for compensating for cable delays | |
| JPS58170147A (ja) | ル−プ伝送システムの多重化制御装置 | |
| US5325404A (en) | Synchronization device for performing synchronous circuit switching functions thru an asynchronous communication node | |
| JPH05199199A (ja) | スタッフ同期制御方式 | |
| JPS6070841A (ja) | サイクリック情報伝送方式 | |
| JPH09153922A (ja) | フレームデータ変換回路 | |
| JPH05327777A (ja) | Ａｔｍスイッチの同期化方法およびａｔｍスイッチ | |
| JP2770375B2 (ja) | 伝送遅延位相補償回路 | |
| KR930008052B1 (ko) | 애드-드롭 전송장비의 데이타 버스 선택회로 | |
| JP2022121763A (ja) | 時刻保持回路 | |
| JP3977594B6 (ja) | データフレームの表示時間算出方法及びデータストリーム送信装置 | |
| JPS62194755A (ja) | スキユ−補償方式 | |
| JPS5816775B2 (ja) | 信号変換方式 | |
| JPH0194731A (ja) | 時分割多重化装置 | |
| JPH0756962B2 (ja) | データ通信システム | |
| JPH0681118B2 (ja) | 多重化装置 | |
| JPS58173938A (ja) | 複数ビツト単位のデ−タ伝送制御方法 | |
| JPS63160438A (ja) | Ｂｓｉ化時分割多重方法及びその装置 | |
| JPH0442635A (ja) | パケット通信方式 | |
| JPS63306738A (ja) | ル−プ式デ−タ伝送方式 | |
| JPH0227829A (ja) | フレーム同期方式の中継装置 |