JPS58170043A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58170043A
JPS58170043A JP57053139A JP5313982A JPS58170043A JP S58170043 A JPS58170043 A JP S58170043A JP 57053139 A JP57053139 A JP 57053139A JP 5313982 A JP5313982 A JP 5313982A JP S58170043 A JPS58170043 A JP S58170043A
Authority
JP
Japan
Prior art keywords
groove
resin
cavity
lead terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57053139A
Other languages
English (en)
Inventor
Katsunori Kuwana
桑名　勝典
Kiyoshi Kakiya
垣谷　清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57053139A priority Critical patent/JPS58170043A/ja
Publication of JPS58170043A publication Critical patent/JPS58170043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）　　発明の技術分野 本発明は半導体装置、詳しくは樹脂ドロッピングにより
封止を行なう半導体装置の改良に関する。
（２）　　技術の背景 第１図はかかる半導体装置を断面で示すもので、同図に
おいてｌはセラミ、りの基板、２は基板１のキャピテイ
（凹所）７に搭載された半導体チッ！、３はリード端子
、４はチップ２０部品とリード端子３とを接続するワイ
ヤをそれぞれ示す。
かかる半導体装置においては、チッｆ２およびワイヤ４
を外部からの物理力および湿気から保−するため樹脂５
が形成され、その形成は未硬化の樹脂をチッｆ２の上に
滴下せしめるドロッピング方式によ）行なわれる。なお
かかる半導体装置の基板ｌの寸法はリード端子３の数に
左右されるが、一般にトリ３■角の大きさのものである
。
（３）　　従来技術と問題点 前記した樹脂ｌｓＫよってチップ２とワイヤ４は十分に
保護されるが、樹脂のドロッピング時に−の問題が生ず
る。すなわち、樹脂を滴下し九と龜には、その粘性が低
く、流れ中すいため、１１１図に符号６で示す如く樹脂
５０最外延部分であるコーナ一部の拡が）が一定しない
ことに加え、滴下される樹脂の食か所定量よシ多すぎる
場合、リード端子３の半田付けまたは接続部形成領域Ｋ
１１ｌｉが流れ出し、半田付は不良または接続不良等の
原因となることである。
（４）発明の目的 本発明は上記従来の問題点に鑑み、ドロ、ピング方式で
滴下される樹脂の流れを制限し、半田付けま九は接続部
形成領域に樹脂が流れ出ることを防止した半導体装置を
提供する・に′ある。
（５）発明の構成 そしてこの目的は本発明によれば、半導体チ。
！が搭載されるキャビティの外縁部周囲の基板主面に溝
を形成することによって達成される。普九は樹脂の前記
した流れ出しを制限する九めＫは、基板上のり１−ド端
子に凹凸を設けたものとし、更には、基板に前記した溝
を設け、この溝の部分に位置するリード端子の部分に凹
凸を形成することによって達成される。
（６）　　発明の実施例 以下本発明実施例を図面によって詳述する。
第２図には本発明にかかる樹脂封止盤半導体装１１ｉ１
１を示し、（ａ）には断面図でま九（ｂ）には平面図を
示す、なお、第２図において第１図に示し九部分と同じ
部分り同じ符号を付して示す。本実施例においては、キ
ャピテイ７の周囲に１溝８を設ける。
＃８０幅は滴下された樹脂が容易に溝内に流れ入ること
が可能な広さに１また溝の深さはキャビティ７の深′さ
以下に設定す゛る。
かかる溝８を設けることＫより、チ、ｆ２上に滴下され
た樹脂は必らず溝８を充填することＫなるから、基板ｌ
の外縁部まで拡がって流れることが防止される。ｔた溝
８はキャビティ７を形成するとき同時に形成可能である
から、＃８の形成に余分の工程を要するものではない・ １１１８の形成に代えて、溝の形成される部分に位置す
るリード端子の部分に凹凸を設けてもよい。
かかる実施例は第３図に、その（ａ）では断面図でまた
その（ｂ）　Ｋは平面図で示される。なお＠３図におい
て既に図示された部分と同じ部分はＮじ符号を付して示
し、かつ、リード端子は簡略化した。
第３図（ａ）に示されるように、リード端子３の基板ｌ
の外縁部に近い部分、すなわち第２図に示した実施例に
おいて溝８の形成されたところに位置する部分１３は、
図示の如く凹凸部分として形成され、樹脂の流出は凹凸
部分１３の凸ｇ１３′によって防止される。また基板１
には溝８に代えて断面Ｖ字型の切削部を設け、この切削
部内にリード端子の部分１３の凹部が納まるようＫする
。
リード端子に設ける凹凸部の形状は、第４図に＃Ｔ面で
示す変形形状に形成することが可能である。
リード端子は一般に鉄工、ケル合金または鋼合金で作ら
れるから、同図（＝）から（ｆ）Ｋ示す形状に作成する
ことはきわめて容易である６％に同図（ｄ）がら（ｆ）
までに示されるリード端子を用いるときＫは、リード端
子の凹凸部を収納するための切削部を基板ＩＫ影形成る
必要がないという利点があり、ま九その（ｄ）に示す形
状はコイニングによってリード端子３に凹所１３“を構
成するだけでよいので作成が容易である。゛ 更に本発明の実施例においては、ｆ８２図に示される＃
Ｉ８を形成することと、前記し九変彫り−Ｖ端子を併用
する。すなわち、リード端子の溝８のところに位置する
部分を、第３図および第４図に示す如く変形して凹凸部
分を形成する。かかる実施例においては、′溝８で処理
し得ない程度の量の樹脂が滴下され九としても、それは
り−ド鴫子の凸の部分によって流出が阻止され、または
リード端子の凹の部分くよって処理される。かくして、
この実施例においては樹脂流出の防止がより確実に実現
され得る。
（７）発明の効果 以上、詳細に説明したように１本発明Ｋかかる半導体装
置においては、基板のキャビティの周ｄに溝を形成し、
まえはリード端子に凹凸部を設け、または溝の形成方法
とリード端子の凹凸部形成方法とを併用し、チップとワ
イヤの保護のための樹脂が基板上の半田付けまたは接続
部形成領域へ流出することが阻止されるので、前記し九
半田付けまたは接続部の形成が確実になされることＫな
り、それは半導体装置製造歩留りの向上に寄与するとこ
ろ大である。
【図面の簡単な説明】
第１図は従来の樹脂封止製半導体装置の断面図、第２図
６）と伽）は本発明ｋかかる樹脂封止鳳半導体装置のそ
れぞれ断面図と平面図、第３図（ａ）と（ｂ）は本発明
Ｋかかるリード端子を示す樹脂封止部半導体のそれぞれ
断面図と平面図、第４図−）ないしくｆ）は第３図のリ
ード端子の変形例を示す断面図である。 １・・・基板、２・・・半導体チアゾ、３・・・リード
端子、４・・・ワイヤ、５・・・樹脂、６・・・樹脂の
コーナ一部、７・・・キャビティ、８・・・溝、１３・
・・リード端子の凹凸部、１３’・・・リード端子の凸
出部、１３＃・・・リード端子の凹部。 廼、］　閃 ン　　　５ 晃　２−図 （ａ） ｖＪ２図 （ｂ） 第３図 （ｂ） 塙４図 ａ） 第４図 第４図 （ｆ）

Claims (2)

    【特許請求の範囲】
  1. （１）　　基板のキャビティ部に半導体チップを搭載し
    、該半導体チップおよび該基板上に配設され九リード端
    子を含んだ領域を樹脂ドロッピングにより封止する半導
    体装置において、腋キャピテイの周囲の該基板の主面に
    溝を形成して成ることを特徴とする半導体装置。
  2. （２）該基板上に配設され丸首リード端子に１凹凸部分
    を形成して成ることを特徴とする特許請求の範囲第１項
    記載の半導体装置。
JP57053139A 1982-03-31 1982-03-31 半導体装置 Pending JPS58170043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57053139A JPS58170043A (ja) 1982-03-31 1982-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57053139A JPS58170043A (ja) 1982-03-31 1982-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS58170043A true JPS58170043A (ja) 1983-10-06

Family

ID=12934487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57053139A Pending JPS58170043A (ja) 1982-03-31 1982-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS58170043A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043328A (ja) * 2003-07-25 2005-02-17 Mitsubishi Electric Corp 磁気検出装置の製造方法および磁気検出装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043328A (ja) * 2003-07-25 2005-02-17 Mitsubishi Electric Corp 磁気検出装置の製造方法および磁気検出装置
US7117585B2 (en) 2003-07-25 2006-10-10 Mitsubishi Denki Kabushiki Kaisha Magnetic detection apparatus with resin infiltration prevention
US7441322B2 (en) 2003-07-25 2008-10-28 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a magnetic detection apparatus

Similar Documents

Publication Publication Date Title
US8102037B2 (en) Leadframe for semiconductor package
US6779264B2 (en) Electronic device
JP2005354116A (ja) 半導体集積回路装置
US3234320A (en) Integrated circuit package
JPS58170043A (ja) 半導体装置
GB1506125A (en) Glassmoulded type semiconductor device
JPH07161911A (ja) 樹脂封止型半導体装置
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
JPS63232447A (ja) 半導体装置
KR20210000777U (ko) 반도체 패키지
JPS5910244A (ja) 樹脂封止半導体装置
CN211238236U (zh) 一种高沾润性plus引线框架
CN220569662U (zh) 集成电路封装产品
CN216250718U (zh) 引线框架及半导体器件封装体
JPH04199721A (ja) ワイヤボンディグ方式半導体装置
JPH01270325A (ja) ポッティング封止用のマスク
JPS61267333A (ja) 半導体装置
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS6221254A (ja) 電子装置
JPS61212043A (ja) 半導体実装基板
JPH0582050U (ja) ハイブリッドｉｃ
KR960004101Y1 (ko) 리드프레임
JPS60229352A (ja) 樹脂封止形半導体装置および樹脂封止方法
JP2564104Y2 (ja) 半導体装置封止用キヤツプ
CN114899168A (zh) 引线框架、半导体封装结构、半导体封装方法