JPS58168126A - デ−タ転送制御方式 - Google Patents

デ−タ転送制御方式

Info

Publication number
JPS58168126A
JPS58168126A JP5072382A JP5072382A JPS58168126A JP S58168126 A JPS58168126 A JP S58168126A JP 5072382 A JP5072382 A JP 5072382A JP 5072382 A JP5072382 A JP 5072382A JP S58168126 A JPS58168126 A JP S58168126A
Authority
JP
Japan
Prior art keywords
command
systems
information
data transfer
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5072382A
Other languages
English (en)
Other versions
JPS6224828B2 (ja
Inventor
Minekazu Maruoka
丸岡 峰和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5072382A priority Critical patent/JPS58168126A/ja
Publication of JPS58168126A publication Critical patent/JPS58168126A/ja
Publication of JPS6224828B2 publication Critical patent/JPS6224828B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は電子交換システムの中央制御装置間あるいは電
子計真横システムの処理装蓋間(以下業に処理システム
間と称す)等におけるデータ転送制御方式に関するもの
である。
(2)技術の背景 通常、処理システム間の接続形態として、第1図に示す
如く2処理システムA、  8間の場合、あるいは第2
図に示す如く拳処理システムAと複数の処理システムB
、 D、 E間の場合がアリ、それらのデータ転送制御
は各システムに接続された転送制御装置Cを互に接続し
たトータルシステムにより実現している。
各処理システムに接続されたそれら転送制御装置Cは両
者同じ機能を持つ商;装置である。一般に両システムは
非同期で動作していることを前提としている丸め、両シ
ステムに接続されている転送制御装置Cに主従関係を持
たせ制御される。
(3)従来技術と問題点 かかるシステム構成で例えばシステムAがライト側(送
信)、システムBがリードII(受信)とした場合の動
作例を第3図に示す。C,、C,は各々リード側、ライ
ト側のデータ転送制御装置を示し、まずシステムA側で
のライト動作指示の起動1をC1で受けるとC鵞がシス
テムBからの起動を受けていないことを確認し、主従関
係を確立してマスター側となシスレープ側のC2に対し
てライト指示の:ffiンド情S*を送出する。
C2がC1からのコマンド情報を正常に受信しCIのレ
ジスタにセットするとシステムBに対して割込み3を発
生し、システム人からの情報転送要求があった事を通知
する。システムB側の割込み3をプログラムが検出する
とシステムAよりの要求内容を知るためCtのコマンド
設定レジスタの内容をリード着する。
システムA側でライトの要求を行なっていることを知る
と対応するリードの要求5をシステムB側でCtに対し
て送出する。CtでシステムA側とB側の要求のマツチ
ング条件を確認しライトとリードのマツチ条件を検出す
るとライト側であるシステムA側へC3を紅白してデー
タ要求6,7を行ないシステムA→システムBへのデー
タ転送8を開始するOCI又はCIにおいてデータ転送
の終了条件9,11を検出するとデータ転送の終了を指
示し両システムに対して割込みにょ〉通知10.12す
る。
以上の動作は通常のデータ転送制御装置Cの動作である
が、この動作ではシステムBl!1(第3図の場合)へ
いちいち割込みを行ない対応コマンドを送出してもらう
動作がともなうため転送動作開始までに時間を要してい
る〇 これを解決する方法として第4図に示す方法が考えられ
る。つまシシステムA、 Bでは一定関隔T、、T、で
2イト又はリード要求の起動21.23゜33.32を
C,、C,に対して送出し、システム間のデータ転送を
互Kll[求する。
九とえばシステムム側でライト指示を要求21しC1に
てその要求を受信するとC8はc、@の起動条件を確認
して主従関係を確立しマスター側となる。この時Cmは
スレーブ側となる。
マスターとなりたC8はCIK対してライト指示のコマ
ンド情報22を送出しC3のコマンド設定レジスタに設
定するOCCtではコマンド情報が正常に設定され九と
してもシステムBに対する割込みを発生せずマツチング
コマンド傍ち状!I T 意とし、システムB側で対応
するコマンド要求の起動を待つ0 システムB側で対応コマンドであるリード要求での起動
23があるとCtでマツチ条件を確認し第3図と同様に
データ転送要求24をC3へ送り、システムAはこのデ
ータ要求25によ)データ転送26を開始する。このデ
ータ転送が設定完了するとその設定完了信号27をCt
に返送し、システムAは転送終了指示28を受ける。ま
九C3はシステムBへのデータ格納完了29をもりて転
送終了30をシステムBへ割込みKより出す。
また、ライト起動23により主従関係(マスク側、スレ
ーブ側)が確立した後システムBよ)リード起動でなく
ライト起動32が要求されると、Ctにてコマンドのマ
ツチ条件を確認できずシステムB側のライト要求は非マ
ツチ34としてリジェクトされる。システムBよりリー
ド起動の要求があるとママンドのマツチ条件がとれ、以
後(36〜42)は、前述の如くデータ転送処理が行な
われるにの方式の時データ転送上の矛盾がおきない様ソ
フト的に処置する必要があるが、この方式に限らず第3
図で示す転送方式においても各システムは非同期で動作
しているためシステムA11iと111との要求の衝突
又はそれに近い状態が発生する場合が考えられる。
特に第4図で示す方式の場合、マツチコマンドの衝突の
時はその場で即コiンドマッチ条件が検出されてデータ
転送に入るが、95図で示す様にCmにCIからの;マ
ント情報(−が設定されシステムB@に対して割込みに
よシシステムA側から要求があったことを指定して通知
しようとし死時にシステムB側でマツチコマンドである
リードの要求52がありた場合、すでに割込み情報(シ
ステム人@からのデータ転送終了指示有シ)を設定し割
込み状顧であることからこれをおさえることが不可能で
ある丸めシステムBからの要求がたとえマツチ条件が成
立するコマンドでの要求でToりてもリジェクトされリ
ジェクト指示とシステム人からの要求有シの割込み情報
53をシステムBへ報告することになる。システムBで
は再度リードを出してデータ転送を開始させる必要があ
プそれだけ転送動作に時間を要することKなる。
(荀 発明の目的 本発明の目的は、上記問題点を解決するために、システ
ム間のデータ転送において両系で要求が発生しても、各
々を有効に処理可能とするデータ転送制御方式を提供す
ることにある0 (5)発明の構成 上記目的を達成するために、本発明は、複数の処理シス
テム間を各々データ転送制御装置を介して接続されたシ
ステムにおいて、前記データ転送制御装置にコマンドチ
ェイン機能を備え、チェインコマンド指定動作の有無を
他系へ通知することによ如、自系の起動による他系の割
込み通知を抑止させることを特徴とする。
(6)  発明の実施例 以下、本発明を実施例によ)詳細に説明する0先に説明
した様に第5図における要求の衝突によシリジェクトさ
れる様なことは、第4図の転送方式ではメイトシステム
側からの要求がありたことを割込み情報に設定し通知し
ないために発生せずC1でコマンドのマツチ条件がみた
されたとしてシステムAとB閣のデータ転送制御を開始
する0本発明は第4図で示す方式を一歩前進させ九もの
で、各システムで一定間隔で送出される起動要求をソフ
トウェアの処理高上のため両系で一回の要求指示(命令
)で複数の入出力動作を指示できる;マントチ1イニン
グを用い上記一定タイミング内で安定にデータ転送処理
を実行させるものである〇 第4図の方式ではシステムAとBのコマンドマツチ条件
のみでデータ転送を開始するため必要とするデータを必
要とする所へ転送する場合のソフトウェアの制御はむず
かしくなシ、かつシステムB11への割込みによるシス
テムムからの要求の通知を行なわない丸め、たとえばソ
フトの障害等でシステムB側が対応コマンドでの要求を
いつまでも送出しない時システムA側は無限に待たされ
データ転送がストップすることになる。
そこで各システムで一定間隔に実行されるライト又はリ
ード要求の起動の時はメイトからの要求を通知する割込
みを自系に発生させるが、それ以後のソフトウェアの入
出力I/Q処理を速くするため一定タイミング内で実行
される両系からの起動はチェインコマンドによ)実行し
チェインコマンドでの要求によるコマンド情報受信時は
メイドからの要求があったことを通知するための割込み
情報はセットせずかつ割込みも発生させない。これはチ
ェインコマンド動作によシ第4図で示す通〕両系で非同
期に要求を行なうため衝突又はメイト要求の通知を行な
う情報を設定後に自系で起動が発生する場合がおきゃす
くなシ、第5図のシステムB側でのコマンドリジェクト
が発生し自系でのコマンドチェインによる起動が正常で
なかったとみなされコマンドチェインが不成立となりコ
マンドチェイン°によるデータ転送が不可能となるのを
防止するためである。
メイトからの要求による自系への通知のための情報セッ
トと割込みを発生させないのは上記のコマンドチェイン
による起動がリジェクト条件により妨害されるのを防止
するためである。
以上を第6図によって説明する。システムAが2イト起
動100を出しC,にて主従関係を確立し、CIがマス
タ側、CIがスレーブ側とすると、第3図に示す転送制
御と同様に、コマンド転送101゜システムAよ〕の要
求を通知する割込み102.要求内容確認の九めのコマ
ンド読出し103. システムBからのリード起動10
4.リード起動のコマンドのiツチ条件判定し、一致で
送出されるデータ転送要求105.データ要求106の
受付け、デーータ転送107.データ設定部108.読
堆りデータをシステムBK格納し九通知信号110.正
常終了の割込み109,111等がヤシとシされる。そ
こで本発明で杜コマンドチェイン機能無、bを備え、シ
ステムAllにおいて正常終了を示す割込み情報109
を受信するとシステムA内でコマンドチェイン指示を有
することを検出するとプログラム処理を介さないでハー
ド的に主記憶装置内に格納されている入出力I/Q動作
を指示する制御語f、読み出し、たとえばリードによる
指示113(制御暗は前もりてソフトウェアにより主記
憶装置上に設定されている)をCIに対して送出する〇
即ち、コiンドチ翼イン機能a(bも同様)は前のコマ
ンドが正常に終了し九ことによシ主記憶装置の次の制御
情報をリードして要求の起動を行なうコマンドチェイン
動作に入り、例えば図中のfで示すようにコマンド情報
の指定ビットにチェインコマンドの起動を示すフラグが
予かしめ立9ている。
C,においてリードによる起動を受信すると(データ転
送制御装置からみれば命令による起動か、チェインコマ
ンドによる起動かいずれであってもこれを同じ起動とし
てあつかう)C曾側の状態をチェックしシステムBll
での起動が無ければ主従関係を確立しC,1ヒスターe
clをスレーブ側とじcmに対してコマンド情報112
を送出する〇尚C1よシ送出されるコマンド情報の中に
チェインコマンドによるコマンド情報であることを示す
フラグをコマンド情報のモディファイアビット内で指示
(前もって主記憶装置上にプログ2ムによシ設定してお
き#l“の時チェインコマンドの場合とと)きめておく
)する。
C■儒においてC1からの:fffンド情報を正常に受
信してリード又はライトのコマンドであることを確認で
きると7ラグビツトを確認し1’であればシステムB側
へのシステムAからの要求があったことを示す情報の送
出及び割込みを行なわずシステムBからのマツチコマン
ドを待つ。
この時通常システムB側よりチェインコマンドによるラ
イトコマンドの起動114があって(チェインコマンド
動作で祉ソフトウェアで必ずマツチするコマンドを送出
することKする)c鵞の状態がシステムA側からの起動
を知らせる丸めその情報を設定し、割込みを行なおうと
している場合はシステムBからの起動は第5図で説明し
た通りリジェクトされチェインコマンドによる転送動作
は行なえなくなる。
しかしチェインコマンドによる起動を示すフラグが立っ
ていることで他系に対して割込み情報の設定と割込みを
行なわないため、第5図で示す様にシステムBからの起
動114のリジェクトは行なう必要がなく(コマンドの
非マツチ時はりジェクト)チェインコマンドによる転送
は正常に行なうことができる。
即ち、以後システムAへの転送開始信号115とシステ
ムAへ転送要求116を出し、データ転送117、設定
完了信号11g、システムAへデータ格納し九ことを示
す完了信号1!!0.正常終了119゜121等の制御
が行なわれる。
を九、システムAよシライト起動122がコマンドチェ
インの7ラグ指定なく、コマンド転送123があると、
通常の割込み124にょ9第3図と同様の処理が行なわ
れる。
次に本発明のデータ転送を実現する走めのハードウェア
構成を第7図に示す。図において、R3゜はレシーブコ
マンドレジスタ、TRはトランスファコマンドレジスタ
、ACは起動制御回路、Pは優先判定回路、CI(Fi
コマンドマツチ条件制御回路、ACは起動制御N11回
路、Due Due Daは割込み制御回路1%割込み
情報設定回路!■等のドライバ(DIは相手等へ転送要
求のドライノリ、Gaゲート回路である。
レシーブコマンドレジスタR1は他系からの要求による
コマンド情報を設定するためのレジスタ、トランス7ア
コiンドレジスタTRは自系における要求のコマンド情
報を設定するためのレジスタである。
6起動制御回路ACは優先判定回路P1コマンドiツチ
条件制御回路CHとともに動作し自系、他系のコマンド
起動時の制御+、司る。
割込み制御回路Iは自系システムへの割込み動作の制御
を行なう。割込み情報設定回路Ixは割込み原因を通知
する丸め設定するレジスタで割込み時に自系システムへ
送出される。
グー)Gは割込み回路を起動させるためのゲートで本発
明では他系からのコマンド情報のチェインコマンドフラ
グを確認するゲート■を追加し、割込み制御回路11割
込み情報設定回路IIの起動をおさえている。
斯して本発明は第1図又は第2図で示すところのトータ
ルシステムで使用されるデータ転送制御装置のソフトウ
ェアにおける処理のスピードアップ化をはかるため特定
間隔で送出される要求のみ通常の動作(命令)でデータ
転送制御装置を起動しそれ以後は自系、他系のコマンド
は必ずマツチする様装置したチェインコマンドにより動
作させるものである。またチェインコマンドによるコマ
ンド情報が他系のデータ転送制御装置より転送されて来
た場合(:I−wンド情報にフラグを設定する)コマン
ド情報にチェインコマンドフラグの有無を確認しフラグ
が立りている場合割込み情報の設定と割込み動作を行な
わない様動作する回路を設け、コマンドリジェクトによ
るチェインコマンドの不良を防止する。
即ち、チェインコマンドによる起動においては非同期の
ため衝突、その他レシーブコマンドレジスタにコマンド
設定後の割込み情報設定時に自系側で要求発生の状態が
発生しゃすくなJ)[5図で示す様なコマンドのりジエ
クトによるせっかくのソフトのスピードアップ化のため
のコiンドテ1イン動作が不良となるケースが多発する
0これを極めて少くしたものである。
(η 発明の詳細 な説明したように1本発明によれば画処理システムに各
一台ずつ接続して画処理システム間のデータ転送を司る
チャネル間転送制御装置をソフトウェアの処理能力高上
のため2イト→リード、またはリード→ツイトのチェイ
ンコマンドにより動作させる場合転送制御装置に対する
コマンド情報のモデファイアビットの一部を使用して、
チェインコマンド指定動作の有無を知らせて自系の起動
による他系へのアクセス通知を抑止させ、両系の転送制
御装置の衝突による非優先システム側の転送制御装置が
コマンドリジェクトされ、チェインコマンドフラグとな
ることを防止でき、実用上の効果は大きい。
【図面の簡単な説明】
第1図及び第2図は本発明の適用対象となるシステム接
続形態の例を示す図、第3図、第4図。 纂5図は従来のデータ転送制御のタイムチャート、第6
図は本発明のデータ転送制御のタイムチャート、第7図
は本発明のデータ転送制御装置の賢部回路構成図を示す
。 &@b;コマンドチェイン機能、RRニレシーブコマン
ドレジスタ、TR:)ランス7アコマンドレジスタ、G
;ゲート回路。

Claims (1)

    【特許請求の範囲】
  1. 複数の処理システム間を各々データ転送制御装置を介し
    て接続されたシステムにおいて、前記データ転送制御装
    置にコマンドチスイン機能を備え、チェインコマンド指
    定動作の有無を他系へ通知することにより、自系の起動
    による他系の割込み通知を抑止させることを特徴とする
    データ転送制御方式。
JP5072382A 1982-03-29 1982-03-29 デ−タ転送制御方式 Granted JPS58168126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5072382A JPS58168126A (ja) 1982-03-29 1982-03-29 デ−タ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5072382A JPS58168126A (ja) 1982-03-29 1982-03-29 デ−タ転送制御方式

Publications (2)

Publication Number Publication Date
JPS58168126A true JPS58168126A (ja) 1983-10-04
JPS6224828B2 JPS6224828B2 (ja) 1987-05-30

Family

ID=12866786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5072382A Granted JPS58168126A (ja) 1982-03-29 1982-03-29 デ−タ転送制御方式

Country Status (1)

Country Link
JP (1) JPS58168126A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112014029007B1 (pt) 2012-05-29 2020-10-27 Jfe Steel Corporation método de expansão de tubo para fabricar tubo de metal

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779541A (en) * 1980-11-05 1982-05-18 Nippon Telegr & Teleph Corp <Ntt> Interprocessor communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779541A (en) * 1980-11-05 1982-05-18 Nippon Telegr & Teleph Corp <Ntt> Interprocessor communication system

Also Published As

Publication number Publication date
JPS6224828B2 (ja) 1987-05-30

Similar Documents

Publication Publication Date Title
JPS5837585B2 (ja) ケイサンキソウチ
JPS62500549A (ja) マルチプロセッサ・システムにおけるマルチプロセッサの動作を順序付ける方法および装置
US5410650A (en) Message control system for data communication system
US4417303A (en) Multi-processor data communication bus structure
JPH07104826B2 (ja) 転送制御装置
JP2001333137A (ja) 自主動作通信制御装置及び自主動作通信制御方法
JPS58168126A (ja) デ−タ転送制御方式
JP3626292B2 (ja) バスインタフェース制御方式
EP0251234A2 (en) Multiprocessor interrupt level change synchronization apparatus
JPS61183763A (ja) バス制御装置
JP2000155738A (ja) データ処理装置
JPS6055752A (ja) パケツト処理方式
JPS5932809B2 (ja) Dmaチヤネルのバス使用権制御方法
JPH0346855B2 (ja)
JP2573790B2 (ja) 転送制御装置
JPH04106651A (ja) システムバスの制御装置
JPH0511339B2 (ja)
JPH01147763A (ja) 端末集信装置の入出力制御方式
JPH01112452A (ja) デイスクキヤツシユ制御方式
JPS616755A (ja) デ−タ転送方式
JPH0651910A (ja) 二重化バス装置
JPH04148266A (ja) マルチプロセッサシステム
JPH0524542B2 (ja)
JPH0782468B2 (ja) 転送制御装置
JPS6182260A (ja) 入出力割込み制御方式