JPS58159660A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPS58159660A JPS58159660A JP57043171A JP4317182A JPS58159660A JP S58159660 A JPS58159660 A JP S58159660A JP 57043171 A JP57043171 A JP 57043171A JP 4317182 A JP4317182 A JP 4317182A JP S58159660 A JPS58159660 A JP S58159660A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- voltage
- circuit
- buzzer
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は１例えば電子時針用果檀回路等ｃ二用いられる
昇圧回路Ｃ：関する。
昇圧回路Ｃ：関する。
電子時針用ＬＳＩ（大規模集積回路）等に用いられる昇
圧回路は、従来、ＷＩ１図に示すような構成となってい
る・因において、Ｃ，、Ｃ８は昇圧用容量（キャパシタ
）、Ｅは電池、８Ｗはグロックパルスψによって切換わ
るスイッチであって１例えばグロックパルスψがへイレ
ベル“１′ノ時ＣハａｍＡ（ｉＪＩｌ二、クロ５．ツグ
パルスψがローＬ／ヘル“０“の時イニはｂＨ点側に切
換ゎるようになっている・上記クロックパルスψの周波
数は２５６ Ｈｚ〜１０２４ Ｈｚ栓度である。この回
路では、電池８の′電圧が略２倍ｆ二昇圧された＊ ＃
ＶＳ”’ｚが得られる・なお、電池Ｅ！ｊ ［７）
４圧は電源”ｓＢ＋と１−て使用され、 ＶＤＤは慣地
側域源である。
圧回路は、従来、ＷＩ１図に示すような構成となってい
る・因において、Ｃ，、Ｃ８は昇圧用容量（キャパシタ
）、Ｅは電池、８Ｗはグロックパルスψによって切換わ
るスイッチであって１例えばグロックパルスψがへイレ
ベル“１′ノ時ＣハａｍＡ（ｉＪＩｌ二、クロ５．ツグ
パルスψがローＬ／ヘル“０“の時イニはｂＨ点側に切
換ゎるようになっている・上記クロックパルスψの周波
数は２５６ Ｈｚ〜１０２４ Ｈｚ栓度である。この回
路では、電池８の′電圧が略２倍ｆ二昇圧された＊ ＃
ＶＳ”’ｚが得られる・なお、電池Ｅ！ｊ ［７）
４圧は電源”ｓＢ＋と１−て使用され、 ＶＤＤは慣地
側域源である。
上記昇圧回路の電池Ｗ ＩＬ負萄としてたとえばアラー
ム音発生用のブザーを接続して、このブザーを駆動する
と電池Ｅの内部抵抗（二よって電圧降下を引き起こす。
ム音発生用のブザーを接続して、このブザーを駆動する
と電池Ｅの内部抵抗（二よって電圧降下を引き起こす。
このため、電源Ｖｓａ、。
Ｖｓｓ、 が供給される負荷回路に対して例えば発振
停止１回路誤動作１周肢数ずれ等の悪影響を及ぼすのす
なわち、ブザーの電流による電池電圧の変動がそのまま
電源Ｖ＊ｇ、及び昇圧電源Ｖ８８゜ｔ′−ＳＸわれる欠
点かあり、たとえば′？ＪＪ２［Ｊに示すよう（二電源
〜Ｉｓｓ、 、 Ｙｅｓ、の電圧は大きく変動する口
なお、第２図の電源Ｖｓａ、は、第１図のスイッチ８’
Ａが２５６Ｈｚのクロッグφにより駆動される場合にズ
寸り己・して３つ、キャパシタＣＩがキャパシタＣ５を
介して電池Ｅｉ二接続される期ｌｉＢ］（１１５１２Ｓ
ＥＣ）毎にブザーの１に伴って戻動か生じる。したがっ
て、第１区の昇圧回路ｉ二３いては、嵯７１Ｈ５のγ自
続が進んだ時（一般的にｉｔｍが７自耗するとその内部
抵抗が大きくなり。
停止１回路誤動作１周肢数ずれ等の悪影響を及ぼすのす
なわち、ブザーの電流による電池電圧の変動がそのまま
電源Ｖ＊ｇ、及び昇圧電源Ｖ８８゜ｔ′−ＳＸわれる欠
点かあり、たとえば′？ＪＪ２［Ｊに示すよう（二電源
〜Ｉｓｓ、 、 Ｙｅｓ、の電圧は大きく変動する口
なお、第２図の電源Ｖｓａ、は、第１図のスイッチ８’
Ａが２５６Ｈｚのクロッグφにより駆動される場合にズ
寸り己・して３つ、キャパシタＣＩがキャパシタＣ５を
介して電池Ｅｉ二接続される期ｌｉＢ］（１１５１２Ｓ
ＥＣ）毎にブザーの１に伴って戻動か生じる。したがっ
て、第１区の昇圧回路ｉ二３いては、嵯７１Ｈ５のγ自
続が進んだ時（一般的にｉｔｍが７自耗するとその内部
抵抗が大きくなり。
ブザー寺のスイッチング負荷の駆動時Ｃ二電准出力隘圧
は人さく４下する）、まだ使える容量がＩａａ ｉ−残
っている（ユもかかわらず負荷回路が誤創作を始める力
で、電池父換を余儀なくされてしまい、不経済であった
〇 〔発明の目的〕 本発明は上記の様な不都合を解消するためになされたも
ので、電池電圧の変動（二かかわらす負荷回路への供給
電源電位を安定化し得、負荷回路への悪影響を防止でき
、信頼性の高い昇圧回路を提供することを目的とする。
は人さく４下する）、まだ使える容量がＩａａ ｉ−残
っている（ユもかかわらず負荷回路が誤創作を始める力
で、電池父換を余儀なくされてしまい、不経済であった
〇 〔発明の目的〕 本発明は上記の様な不都合を解消するためになされたも
ので、電池電圧の変動（二かかわらす負荷回路への供給
電源電位を安定化し得、負荷回路への悪影響を防止でき
、信頼性の高い昇圧回路を提供することを目的とする。
すなわち本発明は、谷電Ｃ二よる充放電を繰返す昇圧回
路ｌ二おいて、電電ｔスイッチング負荷Ｃ二按続してい
るときは電池とｌ記谷曹との後続を切り離して前記容量
から負荷回路へ１１１比を供給するようｆ二している・
したがって、スイッチング負荷の躯動時（二装置から負
荷回路（二供給される電源電圧は、スイッチング駆ｋｌ
ｌｌ（二伴って電池電圧が変動してもこれには無関係で
安定となり、負荷回路の発微停止・回路誤側作・周波数
ずれ等の悪影響を与えなくなり、昇圧回路の信頼性が高
（なるＣ 〔発明の実施例〕 以下１図面を参照して本発明の一実施例を詳細に説明す
る。第３因は２倍電圧昇圧回路の基本構成を示すもので
あり、キャパシタｃ１の両趣は互いに連動：するスイッ
チ８ Ｗ ｇ ａ Ｓ Ｗｔ ’の共通接点に接続さ
れ、上記スイッチ８ｗ、のブレーク接点１は接地され、
スイッチ８ｗ、′のメイク做点すはキャパシタＣＩを介
して接地され。
路ｌ二おいて、電電ｔスイッチング負荷Ｃ二按続してい
るときは電池とｌ記谷曹との後続を切り離して前記容量
から負荷回路へ１１１比を供給するようｆ二している・
したがって、スイッチング負荷の躯動時（二装置から負
荷回路（二供給される電源電圧は、スイッチング駆ｋｌ
ｌｌ（二伴って電池電圧が変動してもこれには無関係で
安定となり、負荷回路の発微停止・回路誤側作・周波数
ずれ等の悪影響を与えなくなり、昇圧回路の信頼性が高
（なるＣ 〔発明の実施例〕 以下１図面を参照して本発明の一実施例を詳細に説明す
る。第３因は２倍電圧昇圧回路の基本構成を示すもので
あり、キャパシタｃ１の両趣は互いに連動：するスイッ
チ８ Ｗ ｇ ａ Ｓ Ｗｔ ’の共通接点に接続さ
れ、上記スイッチ８ｗ、のブレーク接点１は接地され、
スイッチ８ｗ、′のメイク做点すはキャパシタＣＩを介
して接地され。
スイッチＳＷ、のメイク接点すとスイッチ８Ｗ、’のブ
レーク接点すとが相・互接続され、この相互＆ｈ点Ｐは
スイッチＳＷＩのブレーク伎点１≦二伎秩されている。
レーク接点すとが相・互接続され、この相互＆ｈ点Ｐは
スイッチＳＷＩのブレーク伎点１≦二伎秩されている。
このスイッチ８ｈ、のメーク接Ａｂは開放されており、
共通接点はスイッチ：３Ｗ、の共通接点ｇ二接続される
と共（二電池Ｅの置棚（二接杭さｎている。この電池Ｅ
の正極は接地され、上記スイッチＳＷｌのブレーク接点
１は開放され、メーグψ点すはスイッチング負荷（たと
えばブザーＢ）を介して接地されている。
共通接点はスイッチ：３Ｗ、の共通接点ｇ二接続される
と共（二電池Ｅの置棚（二接杭さｎている。この電池Ｅ
の正極は接地され、上記スイッチＳＷｌのブレーク接点
１は開放され、メーグψ点すはスイッチング負荷（たと
えばブザーＢ）を介して接地されている。
そして、前記スイッチ８Ｗ、、ＳＷ、’の相互伎点Ｐか
ら負荷回路（たとえばり、ｆｌｉＩ回路）へ電源Ｖε８
．が供給され、スイッチＳＷ、’とキャパシタＣ１との
麟続点から前記負荷回路へ昇圧＃ｒＬ諒■８１．が供給
されるようになっている。なお、ＶＤＤは接地側電源と
して負荷回路へ供給される。
ら負荷回路（たとえばり、ｆｌｉＩ回路）へ電源Ｖε８
．が供給され、スイッチＳＷ、’とキャパシタＣ１との
麟続点から前記負荷回路へ昇圧＃ｒＬ諒■８１．が供給
されるようになっている。なお、ＶＤＤは接地側電源と
して負荷回路へ供給される。
上記回路における２倍電圧昇圧動作は次の辿りであるの
すなわち、スイッチＳＷｌがブレーク接点ａ側を選択し
ている状態Ｃ−おいて、スイッチ８★、、ｓｗ、’がそ
れぞれのブレーク接点１側を選択しているときにキャパ
シタＣ１が図示極性で充電され、スイッチ５店、、８Ｗ
、’がそれぞれυノメーク接点り＠を選択しているとき
１ニキヤパシタＣ１がキャパシタＣ１および電ＧＥによ
り図示極性で充電され、このときキャパシタＣＩの４萄
は放電する。したかって、ｔｔ諒ＶＢＳ、の１圧が略２
倍直二昇圧された外圧電ｆＭＶｓ８＊が偽られる・そし
て、上記回路≦二８いては、ブザーＢ Ｃ１，）駆＠時
Ｃ−はスイッチＳＷｓがメーク接点す恨１１ に切り換
わってブザーＢ＋二亀亀Ｅ′嵐諒が供給され、これと同
時にスイッチ８ＶＶｔもメーク接点す側に切り換って電
源Ｖｓｇ、、昇圧電源Ｖｓｓ、 がブザーＢｊ（よび
電池８から切り崩されるようになっている。
すなわち、スイッチＳＷｌがブレーク接点ａ側を選択し
ている状態Ｃ−おいて、スイッチ８★、、ｓｗ、’がそ
れぞれのブレーク接点１側を選択しているときにキャパ
シタＣ１が図示極性で充電され、スイッチ５店、、８Ｗ
、’がそれぞれυノメーク接点り＠を選択しているとき
１ニキヤパシタＣ１がキャパシタＣ１および電ＧＥによ
り図示極性で充電され、このときキャパシタＣＩの４萄
は放電する。したかって、ｔｔ諒ＶＢＳ、の１圧が略２
倍直二昇圧された外圧電ｆＭＶｓ８＊が偽られる・そし
て、上記回路≦二８いては、ブザーＢ Ｃ１，）駆＠時
Ｃ−はスイッチＳＷｓがメーク接点す恨１１ に切り換
わってブザーＢ＋二亀亀Ｅ′嵐諒が供給され、これと同
時にスイッチ８ＶＶｔもメーク接点す側に切り換って電
源Ｖｓｇ、、昇圧電源Ｖｓｓ、 がブザーＢｊ（よび
電池８から切り崩されるようになっている。
したがって、上記回路によれば、ブザーＢの駆動時に比
較的大きな電流が電池Ｅから供給され、電池Ｅの内部抵
抗に上り電圧降下が生じて電池Ｅｉ！圧が低下したとし
ても、この駆動時は上記電池ＥおよびブザーＢがら切り
離されているキャパシタＣ，，Ｃ，がらそれぞれ電源Ｖ
ｉａ、。
較的大きな電流が電池Ｅから供給され、電池Ｅの内部抵
抗に上り電圧降下が生じて電池Ｅｉ！圧が低下したとし
ても、この駆動時は上記電池ＥおよびブザーＢがら切り
離されているキャパシタＣ，，Ｃ，がらそれぞれ電源Ｖ
ｉａ、。
〜′８８．がｍＡ自回路供給されるものであり、この＊
ｆａ Ｖ８８＋ ｒｖｓｓｚの電圧は前記電池Ｅの電圧
変動（４下）の影響を受けないので安定である・そして
、ブザーＢの駆動が終ると、スイッチ５髪〜、はブザー
Ｂを電池Ｅがら切り離すので、電池Ｅは電圧が安定レベ
ルｆ二復帰する。次Ｃ二、スイッチ８Ｗ１がメーク状態
となり、電池Ｅは負荷回路へ電源Ｖｓｓ、を供給すると
共ＣユキャバンタＵ、、Ｃ，に対する昇圧動作用電源と
なる・なお、上述した動作状態の遷移をまとめて下表Ｃ
二ボす。
ｆａ Ｖ８８＋ ｒｖｓｓｚの電圧は前記電池Ｅの電圧
変動（４下）の影響を受けないので安定である・そして
、ブザーＢの駆動が終ると、スイッチ５髪〜、はブザー
Ｂを電池Ｅがら切り離すので、電池Ｅは電圧が安定レベ
ルｆ二復帰する。次Ｃ二、スイッチ８Ｗ１がメーク状態
となり、電池Ｅは負荷回路へ電源Ｖｓｓ、を供給すると
共ＣユキャバンタＵ、、Ｃ，に対する昇圧動作用電源と
なる・なお、上述した動作状態の遷移をまとめて下表Ｃ
二ボす。
上記表によるスイッチの遷移状態に対応した回路の動作
変化を第４１＆（ａ）〜（ｅ）ｃ示す。つまり、状Ｍ■
Ｃ二おいては、弗４図（荀に示すようＣニキャパシタＣ
ｔ ｋ電源Ｖａ ａ、の電位まで充電する。
変化を第４１＆（ａ）〜（ｅ）ｃ示す。つまり、状Ｍ■
Ｃ二おいては、弗４図（荀に示すようＣニキャパシタＣ
ｔ ｋ電源Ｖａ ａ、の電位まで充電する。
状態＠（−おいては、４４区（ｂ）に示すようにキャパ
シタＣｍ ｋ昇圧１１ ＃ ■” ”＊ ノｉｉ１位ま
で光’ＩｉＩ Ｔる〇状態■≦二おいては、第４ ＠
（ｃ） に示すよう≦二再反キャパシタＣＩｔ−電源Ｖ
ｓｓ、の電位まで充囃し、状態■に二おいては、第４図
（ｄ）（二示すようにブザーＢを駆動する（この時、電
池Ｅの電圧は降下する）０状態■５二おいては、第４図
＜ｅ）に示すよう≦ニブザーＢをオフして電池Ｅの電圧
の回復を待つ０そして、ｐ＋び状態■に戻って上述と同
様な動作を繰り返す◎ 第５因は、第３図の回路を具体化した回路例を示すもの
である◎ＭＬＩＳＬ８厄路５０において。
シタＣｍ ｋ昇圧１１ ＃ ■” ”＊ ノｉｉ１位ま
で光’ＩｉＩ Ｔる〇状態■≦二おいては、第４ ＠
（ｃ） に示すよう≦二再反キャパシタＣＩｔ−電源Ｖ
ｓｓ、の電位まで充囃し、状態■に二おいては、第４図
（ｄ）（二示すようにブザーＢを駆動する（この時、電
池Ｅの電圧は降下する）０状態■５二おいては、第４図
＜ｅ）に示すよう≦ニブザーＢをオフして電池Ｅの電圧
の回復を待つ０そして、ｐ＋び状態■に戻って上述と同
様な動作を繰り返す◎ 第５因は、第３図の回路を具体化した回路例を示すもの
である◎ＭＬＩＳＬ８厄路５０において。
ＣＩ、はＰチャネルトランジスタＴｐ、とＮチャネルト
ランジスタＴＬ＋、よりなるＣＭＯ８（相補絶線ゲート
型）インバータ、同様≦二ＵＩ、、ＣＩ。
ランジスタＴＬ＋、よりなるＣＭＯ８（相補絶線ゲート
型）インバータ、同様≦二ＵＩ、、ＣＩ。
もトランジスタＴ Ｐ□ 、ＴＮ、及びトランジスタＴ
Ｐｌ、Ｔｈ、よｊ）なるＣＭＯＢインバータである。
Ｐｌ、Ｔｈ、よｊ）なるＣＭＯＢインバータである。
インバータ（工、の＃ＩＬｍ端はキャパシタＣＩの一端
に併秩されており、このインバータＣ１，の入力端はキ
ャパシタＣ１切換用のグロックパルスφ、が印加され、
その出力端はイ７バ≠りＣＨＩ。
に併秩されており、このインバータＣ１，の入力端はキ
ャパシタＣ１切換用のグロックパルスφ、が印加され、
その出力端はイ７バ≠りＣＨＩ。
の入力端及びＮチャネルトランジスタＴｙ、のゲート（
二Ｎ Ｍｃされる・このトランジスタＴ）Ｉ、のドレイ
ンは自り８己キャパシタＣ１の一端に、ソースはｌｌｉ
諒■ε日、ライン（二接続されている・前記インＡ−夕
ｃＩ、の入力端はｉｉＪ記グロックパルスφ、が印加さ
れ、その出力端は前記キャパシタＣ１の他端（：接続さ
れるｅ前記インバータＣＩｓの出力端はｈチャネルトラ
ンジスタＴＮ、のゲートに接続され、このトランジスタ
のドレインは前記キャパＶりＣ１の一端６二、ソースは
インバータＣＩａの電源端及びｇｍｖθＳ、ラインにそ
れぞれ長続されている・この電源Ｖ ｂ ８ ！ライン
はキャパシタＣ雪を通じてアースビニ接続されている。
二Ｎ Ｍｃされる・このトランジスタＴ）Ｉ、のドレイ
ンは自り８己キャパシタＣ１の一端に、ソースはｌｌｉ
諒■ε日、ライン（二接続されている・前記インＡ−夕
ｃＩ、の入力端はｉｉＪ記グロックパルスφ、が印加さ
れ、その出力端は前記キャパシタＣ１の他端（：接続さ
れるｅ前記インバータＣＩｓの出力端はｈチャネルトラ
ンジスタＴＮ、のゲートに接続され、このトランジスタ
のドレインは前記キャパＶりＣ１の一端６二、ソースは
インバータＣＩａの電源端及びｇｍｖθＳ、ラインにそ
れぞれ長続されている・この電源Ｖ ｂ ８ ！ライン
はキャパシタＣ雪を通じてアースビニ接続されている。
さらＣ二、電源Ｙｅｓ、ラインは、電ａ８続用のり゛ロ
ックパルスφ、がゲート入力となるＮチャネルトランジ
スタＴＭ、を介してＬ８Ｉ外部の電７ｗに接続されてい
る・なお、Ｔｒはベースに負傭躯動用のグロックパルス
φ、￥受け、エミッタが上記電池Ｅの負橋端子Ａｌ二、
コレクタがブザーＢｊユそれぞれ接続されるＮＰｈ形ト
ランジスタである・ 次に、上記第５図の回路の動作を弗６凶のタイムチャー
トを参照して説明する・第６図中。
ックパルスφ、がゲート入力となるＮチャネルトランジ
スタＴＭ、を介してＬ８Ｉ外部の電７ｗに接続されてい
る・なお、Ｔｒはベースに負傭躯動用のグロックパルス
φ、￥受け、エミッタが上記電池Ｅの負橋端子Ａｌ二、
コレクタがブザーＢｊユそれぞれ接続されるＮＰｈ形ト
ランジスタである・ 次に、上記第５図の回路の動作を弗６凶のタイムチャー
トを参照して説明する・第６図中。
動作状態■〜■は前記第４１（１）〜（ｅ）のそれぞれ
（：対応する。クロックパルスφ５．φ、がＶＤＤレベ
ル（ハイレベル”Ｈ’）のとキトランジスタＴｎ、、Ｔ
ｒがオンになり、Ｖｓｓ、レベル（ローレベル゛Ｌ”）
の時Ｃ二これらトランジスタＴｎ、、Ｔｒがオフになる
０つ止り、クロックツ犬ルスφｇ力ｉハイレベル１Ｂ″
の時ｆ：Ｌ８１（ｉ！ｌ路５０≦二電池ｙを接続し、ロ
ーレベル′Ｌ″のときＣユ電池Ｅを切り離し、クロック
パルスφ１が７１イレベル１Ｈ２のときブザーＢを駆動
する０１クロッグパルスφ、がＶｓｓ、レベル（ローレ
ベル＠ｌ、 ’）のときトランジスタＴＰＩ ＊ ＴＰ
ｔ ＋ ＴＭｍ 、ＴＭｈがオン（−なり、トランジス
タＴｉｌ＋、 、ＴＮ、 、ＴＰ、 、Ｔｙ、がオフＣ
：なる。
（：対応する。クロックパルスφ５．φ、がＶＤＤレベ
ル（ハイレベル”Ｈ’）のとキトランジスタＴｎ、、Ｔ
ｒがオンになり、Ｖｓｓ、レベル（ローレベル゛Ｌ”）
の時Ｃ二これらトランジスタＴｎ、、Ｔｒがオフになる
０つ止り、クロックツ犬ルスφｇ力ｉハイレベル１Ｂ″
の時ｆ：Ｌ８１（ｉ！ｌ路５０≦二電池ｙを接続し、ロ
ーレベル′Ｌ″のときＣユ電池Ｅを切り離し、クロック
パルスφ１が７１イレベル１Ｈ２のときブザーＢを駆動
する０１クロッグパルスφ、がＶｓｓ、レベル（ローレ
ベル＠ｌ、 ’）のときトランジスタＴＰＩ ＊ ＴＰ
ｔ ＋ ＴＭｍ 、ＴＭｈがオン（−なり、トランジス
タＴｉｌ＋、 、ＴＮ、 、ＴＰ、 、Ｔｙ、がオフＣ
：なる。
グロックパルスφ、がハイレベル’ｌ（’ （ＶＤＤレ
ベル）の時は、これとは逆のオン・オフ状態Ｃ：なる。
ベル）の時は、これとは逆のオン・オフ状態Ｃ：なる。
したがって、状態■では電池Ｅ→トランジスタＴＰ、→
キャパシタＣ１→トランジスタＴＪ、→Ｔ ＩＪＦム池
Ｅの経路でキ、ヤバＶりＣＩを電源ｖ８８１の電位まで
充電し、状態■ではトランジスタＴｖ、 、Ｔａ、を通
じて電池ＥとキャパシタＣＩとが直列ｔユなり、この電
池ＢおよびキャパＶりＣ１がＦランクメタＴｌ１１．を
通じてキャパシタＣ！な電［ｊＶｓｓ、の電位まで充電
する。そして、状ＩＩ！１＠では前記状態■と同様にキ
ャパシタ（為を電源Ｖβ８Ｉの電位まで再度充電する。
キャパシタＣ１→トランジスタＴＪ、→Ｔ ＩＪＦム池
Ｅの経路でキ、ヤバＶりＣＩを電源ｖ８８１の電位まで
充電し、状態■ではトランジスタＴｖ、 、Ｔａ、を通
じて電池ＥとキャパシタＣＩとが直列ｔユなり、この電
池ＢおよびキャパＶりＣ１がＦランクメタＴｌ１１．を
通じてキャパシタＣ！な電［ｊＶｓｓ、の電位まで充電
する。そして、状ＩＩ！１＠では前記状態■と同様にキ
ャパシタ（為を電源Ｖβ８Ｉの電位まで再度充電する。
しかる後、状態■ではトランジスタＴｒがオンとなり、
トランジスタＴ菖−はオフとなるのでブザーＢは電池８
ｇ−より駆動される。この時、電池Ｅの堝子妾 Ａの電圧は第６図のようＣ二上昇するので電池Ｅ電圧は
降下する０状態■では、トランジスタＴｒがオフとなっ
てブザーＢは非駆動状態となり。
トランジスタＴ菖−はオフとなるのでブザーＢは電池８
ｇ−より駆動される。この時、電池Ｅの堝子妾 Ａの電圧は第６図のようＣ二上昇するので電池Ｅ電圧は
降下する０状態■では、トランジスタＴｒがオフとなっ
てブザーＢは非駆動状態となり。
電池ヒの電圧の回復を侍つＯこの電池Ｅの電圧が回復す
ると再び状態■に戻り、以後同様の動１１°゛１“°
。
ると再び状態■に戻り、以後同様の動１１°゛１“°
。
つまり、ブザーＢの駆動中（電池Ｅ−圧が４下している
時）はＬ８１１！ｌ！回路５０は電池Ｅと切り離され、
キャパシタＣ，，Ｃ，の充電′１圧（二より駆動される
ことＣ二なる。従って、Ｌ８１回路な回路動作を続行す
ることかできる。
時）はＬ８１１！ｌ！回路５０は電池Ｅと切り離され、
キャパシタＣ，，Ｃ，の充電′１圧（二より駆動される
ことＣ二なる。従って、Ｌ８１回路な回路動作を続行す
ることかできる。
なお、上記ＩＢ６１Ｊの各グロックパルスφ慟〜φ、の
波形は前後関係が入れ変らない限り少々すれても構わな
いｏしかし、クロックパルスφＩの立下りはグロックパ
ルスφ１の立上りより少々早くても良いが、遅れはいけ
ない。
波形は前後関係が入れ変らない限り少々すれても構わな
いｏしかし、クロックパルスφＩの立下りはグロックパ
ルスφ１の立上りより少々早くても良いが、遅れはいけ
ない。
また、本発明は上記した２倍電圧昇圧回路だけでなく、
第７因（；示すような３倍電圧昇圧回路にも適用できる
ばかりでなく、さらに大きく昇圧するための倍電圧昇圧
回路ｆ二も適用できるＯなお、第７凶のスイッチ８Ｗ、
、８Ｖｖ□１′は接点ａ→Ｃ→８→ｂ−＋ａ→Ｃ→ａ・
・の要領で切換えられる・ 〔発明の効果〕 本発明の昇圧回路によれば、有負荷時（電池１ニブザー
等のスイッチング負荷が按吠されているとき）を二は負
荷回路への電源供給ラインを電池から切り喰し、１を袖
のみでスイッチング負荷を駆動し、昇圧用キャパシタか
ら負荷回路に電源電圧を供給するよう（二しているので
、有負荷時（二２ける電池’ｗｔ比の変動域：かかわら
ず負荷回路への供給電源電位を安定化し得、負荷回路へ
の悪影響な防止でき、電池が少々消耗しても必要容量が
残っている限り使用できるので経済性が良い。
第７因（；示すような３倍電圧昇圧回路にも適用できる
ばかりでなく、さらに大きく昇圧するための倍電圧昇圧
回路ｆ二も適用できるＯなお、第７凶のスイッチ８Ｗ、
、８Ｖｖ□１′は接点ａ→Ｃ→８→ｂ−＋ａ→Ｃ→ａ・
・の要領で切換えられる・ 〔発明の効果〕 本発明の昇圧回路によれば、有負荷時（電池１ニブザー
等のスイッチング負荷が按吠されているとき）を二は負
荷回路への電源供給ラインを電池から切り喰し、１を袖
のみでスイッチング負荷を駆動し、昇圧用キャパシタか
ら負荷回路に電源電圧を供給するよう（二しているので
、有負荷時（二２ける電池’ｗｔ比の変動域：かかわら
ず負荷回路への供給電源電位を安定化し得、負荷回路へ
の悪影響な防止でき、電池が少々消耗しても必要容量が
残っている限り使用できるので経済性が良い。
Ｉｆ囚は従来の昇圧（！２回路の回路内、第２図は！Ｊ
１図の回路（二おける奮負荷時のｍ源電圧鼓形を示す波
形因、第３因は本発明の一実施例ｆ−係る２倍電圧昇圧
回路の基本構成を示す回路図。 第４図（ｊＩ）〜（ａ）はそれぞれ第３図の回路動作の
変化状態を示す回ＦＲ１ｒ因、第５凶は第３凶の回路の
員体例を示す回路内、第６図は第５図の動作を説明−「
るために示すタイムチャート、第７図は本発明の他の実
施例に係る３倍電、圧昇圧凹略を示す回路図である。 Ｃ，、Ｌ、：、、ｅ、・・・キャパシタ、Ｅ・・１１Ｌ
亀。 ＳＷ、〜８裟、・・・スイッチ、Ｂ・・・ブザー、ＴＰ
ｔ、〜ＴＮ、・・・ＮチャネルＭ（ＪＳ）ランジスタ、
Ｔ Ｆ 、〜ＴＰ、・・・Ｐチャネル間０８トランジス
タ、 ’Ｊ、’ ｒ・・・トランジスタ、φ１〜φ１・
・・りａッグパルスＣ第１図 第２図 第３図 第４図 （ａ ） （ｂ） （ｃ ）（ｄ
） （ｅ）
１図の回路（二おける奮負荷時のｍ源電圧鼓形を示す波
形因、第３因は本発明の一実施例ｆ−係る２倍電圧昇圧
回路の基本構成を示す回路図。 第４図（ｊＩ）〜（ａ）はそれぞれ第３図の回路動作の
変化状態を示す回ＦＲ１ｒ因、第５凶は第３凶の回路の
員体例を示す回路内、第６図は第５図の動作を説明−「
るために示すタイムチャート、第７図は本発明の他の実
施例に係る３倍電、圧昇圧凹略を示す回路図である。 Ｃ，、Ｌ、：、、ｅ、・・・キャパシタ、Ｅ・・１１Ｌ
亀。 ＳＷ、〜８裟、・・・スイッチ、Ｂ・・・ブザー、ＴＰ
ｔ、〜ＴＮ、・・・ＮチャネルＭ（ＪＳ）ランジスタ、
Ｔ Ｆ 、〜ＴＰ、・・・Ｐチャネル間０８トランジス
タ、 ’Ｊ、’ ｒ・・・トランジスタ、φ１〜φ１・
・・りａッグパルスＣ第１図 第２図 第３図 第４図 （ａ ） （ｂ） （ｃ ）（ｄ
） （ｅ）
Claims (1)
- 容１ｇ＝よる充放電を繰返す昇圧回路において、前記容
量あるいはスイッチング負荷に電圧を供給スるための′
−池と、上記スイッチング負荷の超動時および井駆動時
ｆ二対応して電池とスイッチング負荷との接続をオ・ン
状態およびオフ状態Ｉ：設定する手段と、同じく上記ス
イッチング負荷の躯１時および非駆動時にほぼ対応して
削記題池と前ａピ谷門との接続をオフ状態およびオン状
態Ｃ二設足する手段とを具備し、スイッデング負＃Ｊ馳
勧時に８ける電池電圧の降下期間は前記容置から負荷回
路へ電源を供給し、スイッチング負荷が非駆薊状態とな
り電池電圧が安定レベルに復帰した時に上記゛電池電圧
を前記谷鼠及び貝荷回路≦二供組するようにしてなるこ
とを特徴とする昇圧回路Ｃ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043171A JPS58159660A (ja) | 1982-03-18 | 1982-03-18 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043171A JPS58159660A (ja) | 1982-03-18 | 1982-03-18 | 昇圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159660A true JPS58159660A (ja) | 1983-09-22 |
Family
ID=12656431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043171A Pending JPS58159660A (ja) | 1982-03-18 | 1982-03-18 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159660A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181141A (ja) * | 1984-09-25 | 1986-04-24 | シャープ株式会社 | 電源回路 |
-
1982
- 1982-03-18 JP JP57043171A patent/JPS58159660A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6181141A (ja) * | 1984-09-25 | 1986-04-24 | シャープ株式会社 | 電源回路 |
| JPH0313814B2 (ja) * | 1984-09-25 | 1991-02-25 | Sharp Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3150127B2 (ja) | 昇圧回路 | |
| JPS646618B2 (ja) | ||
| JP3000633B2 (ja) | 電子機器 | |
| JPS58106619A (ja) | モノリシツク分圧器 | |
| US4760564A (en) | Analog electronic timepiece with charging function | |
| JPS58159660A (ja) | 昇圧回路 | |
| JPH06150652A (ja) | 半導体集積回路 | |
| GB2064832A (en) | Voltage control system for electronic timepiece | |
| EP0075129B1 (en) | Voltage dropping or voltage increasing electronic circuit | |
| JPH0313814B2 (ja) | ||
| JPH0430207B2 (ja) | ||
| JPS5838770B2 (ja) | エキシヨウヒヨウジソウチ | |
| CN217238254U (zh) | 时钟振荡器的逻辑信号检测电路、mcu芯片及bms芯片 | |
| JPH01267892A (ja) | 半導体記憶装置 | |
| JPH0126252B2 (ja) | ||
| JPS6241350B2 (ja) | ||
| JP2562395B2 (ja) | 電源回路 | |
| JPS5888688A (ja) | 小型電子機器の電源供給方式 | |
| JPS63154062A (ja) | 電源回路 | |
| JPH0132475B2 (ja) | ||
| JPS6020796A (ja) | 電源供給方式 | |
| JPS58163996A (ja) | 液晶駆動用電源回路 | |
| JP3596064B2 (ja) | 高電圧スイッチング回路 | |
| JPS5827754B2 (ja) | 電子時計 | |
| JPS6249822B2 (ja) |