JPS58158996A - 多層印刷配線板 - Google Patents
多層印刷配線板Info
- Publication number
- JPS58158996A JPS58158996A JP57040211A JP4021182A JPS58158996A JP S58158996 A JPS58158996 A JP S58158996A JP 57040211 A JP57040211 A JP 57040211A JP 4021182 A JP4021182 A JP 4021182A JP S58158996 A JPS58158996 A JP S58158996A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer printed
- printed wiring
- wiring board
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源層とアース層を内部に有する多層印刷配
線板における雑音対策に関するものである。
線板における雑音対策に関するものである。
多層印刷配線板で、内部の導体層を電源層とアース層と
に割り当てて使用するものがある。この糧の多層印刷配
線板の構造は、第1図の断面図で示される。図において
、l、2および3は絶縁体からなる層で、lは表面層、
2は中間層、3は裏・面層である。表面層lの外側面1
1には例えば信号線として用いられる所定パターンの導
体層12が形成されている。同様に、lk面層3の外側
面31にも導体層32が設けられている。中間層2と表
面層1並びに裏面層3間には電源層とアース層として用
いられる1対の導体層4,5が積層形成されている。ま
た、表面層1と裏面層3の外側パターンを形成する導体
層12.32間を結ぶ場合には5周知のスルーホール6
によって電気的に接続が行われる。
に割り当てて使用するものがある。この糧の多層印刷配
線板の構造は、第1図の断面図で示される。図において
、l、2および3は絶縁体からなる層で、lは表面層、
2は中間層、3は裏・面層である。表面層lの外側面1
1には例えば信号線として用いられる所定パターンの導
体層12が形成されている。同様に、lk面層3の外側
面31にも導体層32が設けられている。中間層2と表
面層1並びに裏面層3間には電源層とアース層として用
いられる1対の導体層4,5が積層形成されている。ま
た、表面層1と裏面層3の外側パターンを形成する導体
層12.32間を結ぶ場合には5周知のスルーホール6
によって電気的に接続が行われる。
第1図に示された従来の構造において、内部の導体層4
.5を電源層、アース層として用いた場合、所謂2層基
板に比較して基板上の回路のノイズは減少したが、未だ
十分でなく多くのノイズ防止用のコンデンサを必要とし
、部品点数4多くなり好ましくなかっ喪。
.5を電源層、アース層として用いた場合、所謂2層基
板に比較して基板上の回路のノイズは減少したが、未だ
十分でなく多くのノイズ防止用のコンデンサを必要とし
、部品点数4多くなり好ましくなかっ喪。
本発明紘上述のような点を考慮して開発された本ので、
印刷配線板を形成しているうちの中間層を誘電体とする
ことにより解決を計るものである。
印刷配線板を形成しているうちの中間層を誘電体とする
ことにより解決を計るものである。
本発の実施例を以下図面に従って説明する。
第2図は本発明の実施例に係る多層印刷配置1&の断面
図である。纂2図において纂1図と異なる点は、第1図
中間層として絶縁体2に代って符号21および22で示
される層が設けられていることである。符号21で示さ
れる部分は所定の高誘電率を有する誘電体層で、導電層
4.5関に所定の分布で介在する。すなわち、この部分
でコンデンサを構成し、ノイズを軽減するようにしてい
る。
図である。纂2図において纂1図と異なる点は、第1図
中間層として絶縁体2に代って符号21および22で示
される層が設けられていることである。符号21で示さ
れる部分は所定の高誘電率を有する誘電体層で、導電層
4.5関に所定の分布で介在する。すなわち、この部分
でコンデンサを構成し、ノイズを軽減するようにしてい
る。
また符号220部分は、スルーホール6と誘電体4との
間を隔てるために、例えばスルーホール6と同心円状に
設けられ九絶縁層である。この絶縁層220部分は空気
層でも良いわけである。
間を隔てるために、例えばスルーホール6と同心円状に
設けられ九絶縁層である。この絶縁層220部分は空気
層でも良いわけである。
次に、本発明の他の実施例に係る部分構造を示す斜視図
を第3図に示す。この図はtlcz図に示すような中間
層の部分についてのみ示したものである。ここでは、導
体層4,5の間における高誘電率防電体層21と絶縁体
I@22が帯状体をなし、交互Kllり合わせて配列さ
れる。したがって、コンデンサが分布状に形成されてい
ることになる。
を第3図に示す。この図はtlcz図に示すような中間
層の部分についてのみ示したものである。ここでは、導
体層4,5の間における高誘電率防電体層21と絶縁体
I@22が帯状体をなし、交互Kllり合わせて配列さ
れる。したがって、コンデンサが分布状に形成されてい
ることになる。
この場合、スルーホールを設けるには絶縁体22の部分
のみ選び穴明けを行えば艮い。
のみ選び穴明けを行えば艮い。
本発明は以上のようにして多層印刷配線板を形成するこ
とにより、高誘電率防電体層が電源層とアース層の導体
層間に設けられるため、コンデンサが基板全体にわたっ
て分布状に形成されたと同勢となり、本基板上に作られ
る回路のノイズを軽減できる。また印刷配線板の表面ま
たは裏面にノイズ防止用のコンデンサ素子を組む必要が
無くなるため、その分だけ他の部品の配線が可能となり
、回路の実装密度を改善する上において甚だ有益である
。
とにより、高誘電率防電体層が電源層とアース層の導体
層間に設けられるため、コンデンサが基板全体にわたっ
て分布状に形成されたと同勢となり、本基板上に作られ
る回路のノイズを軽減できる。また印刷配線板の表面ま
たは裏面にノイズ防止用のコンデンサ素子を組む必要が
無くなるため、その分だけ他の部品の配線が可能となり
、回路の実装密度を改善する上において甚だ有益である
。
第1図は従来の多層印刷配線板の断面図%第2図は本発
明の実施例の断面図、第3図は本発明の他の実施例の部
分斜視図である。 なお図面に使用し九符号はそれぞれ以下のものを示す。
明の実施例の断面図、第3図は本発明の他の実施例の部
分斜視図である。 なお図面に使用し九符号はそれぞれ以下のものを示す。
Claims (4)
- (1)表面層、裏面層に所定のパターンの導体層が設け
られ、内部に電源層とアース層が積層されてなる多層印
刷配線板s板において、繭記内部の電源層とアース層と
の間の中間層が高誘電率の誘電体にて形成されているこ
とを特徴とする多層印刷配線板。 - (2)表面層と裏面層にあるパターン導体層間を電気的
に接続するスルーホールと、電源層とアース層との間に
介在する高誘電率誘電体層との間が、絶縁体にて絶縁さ
れている仁とを特徴とする特許請求の範囲第(1)項記
載の多層印刷配線板。 - (3)スルーホールと、電源層とアース層との間に介在
する高誘電率誘電体層との間の絶縁体が空気層にて構成
されている仁とを特徴とする特許請求の範囲第(2)項
記載の多層印刷配線板。 - (4)電源層とアース層との関に介在する中間層が、高
誘電率の帯状誘電体層と低誘電率の帯状誘電体層とが横
方向に交互に隣接して配置された構成となっていること
を4!微とする41iFFF請求の範囲第(1)項記載
の多層印部り配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57040211A JPS58158996A (ja) | 1982-03-16 | 1982-03-16 | 多層印刷配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57040211A JPS58158996A (ja) | 1982-03-16 | 1982-03-16 | 多層印刷配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58158996A true JPS58158996A (ja) | 1983-09-21 |
Family
ID=12574435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57040211A Pending JPS58158996A (ja) | 1982-03-16 | 1982-03-16 | 多層印刷配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58158996A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170591A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | セラミック配線基板 |
US10362677B2 (en) | 2016-02-03 | 2019-07-23 | Fujitsu Limited | Capacitor built-in multilayer wiring substrate and manufacturing method thereof |
-
1982
- 1982-03-16 JP JP57040211A patent/JPS58158996A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170591A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | セラミック配線基板 |
US10362677B2 (en) | 2016-02-03 | 2019-07-23 | Fujitsu Limited | Capacitor built-in multilayer wiring substrate and manufacturing method thereof |
US10701808B2 (en) | 2016-02-03 | 2020-06-30 | Fujitsu Limited | Capacitor built-in multilayer wiring substrate and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920013500A (ko) | 하이브리드 다층 회로의 비아 캐패시터 구조물 | |
JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
US5583470A (en) | Laminated inductor array comprising a crosstalk inhibiting layer | |
JP3328399B2 (ja) | 積層コンデンサアレイ | |
JPS58158996A (ja) | 多層印刷配線板 | |
JP2712295B2 (ja) | 混成集積回路 | |
US6337791B1 (en) | Capacitor featuring internal electrode with pad | |
JPH05335714A (ja) | 多層フレキシブル実装基板 | |
JPS6033496U (ja) | シ−ルド構造 | |
JPH0462801A (ja) | チップ型電子部品 | |
JPH01216591A (ja) | プリント基板 | |
JPH0118572B2 (ja) | ||
JP3787436B2 (ja) | プリント配線板 | |
JP2604203Y2 (ja) | セラミックコンデンサ | |
JPH0338813A (ja) | Lc複合部品 | |
JPS59127311A (ja) | コンデンサ内蔵型積層母線 | |
JPH0640562B2 (ja) | 混成集積回路装置 | |
JP3693887B2 (ja) | 高密配線プリント基板 | |
JPH0338921U (ja) | ||
JPH0230843Y2 (ja) | ||
JPH06204001A (ja) | 積層形チップ固定抵抗器 | |
JPH03257911A (ja) | チップ型積層セラミックコンデンサ | |
JPH0160959B2 (ja) | ||
JPH10340825A (ja) | 3端子電子部品アレイ | |
JPS5988936U (ja) | アクテイブ・フイルタ |