JPS58158956A - 半導体装置とその重ね合わせ方法およびそれに用いる装置 - Google Patents
半導体装置とその重ね合わせ方法およびそれに用いる装置Info
- Publication number
- JPS58158956A JPS58158956A JP4080682A JP4080682A JPS58158956A JP S58158956 A JPS58158956 A JP S58158956A JP 4080682 A JP4080682 A JP 4080682A JP 4080682 A JP4080682 A JP 4080682A JP S58158956 A JPS58158956 A JP S58158956A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- package
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、主にいわゆるＤＩＬ（Ｄｕａｌ
−Ｉｎ −Ｌｉｎｅ ）型パッケージを持つ半導体装置
とその重ね合わせ方法およびそれに用いる装置に関する
ものである。
−Ｉｎ −Ｌｉｎｅ ）型パッケージを持つ半導体装置
とその重ね合わせ方法およびそれに用いる装置に関する
ものである。
従来、２つの半導体装置を重ね合わせて組み立てる場合
、第１図（ａ） 、 （ｂ）Ｋ示す如く、上側パッケー
ジ２のリード先端の開き量を、下側パッケージ１０重な
り合う部分のリード巾に加工し、手作業にて重ね合わせ
、はんだ等により上下のリードを接続していた。
、第１図（ａ） 、 （ｂ）Ｋ示す如く、上側パッケー
ジ２のリード先端の開き量を、下側パッケージ１０重な
り合う部分のリード巾に加工し、手作業にて重ね合わせ
、はんだ等により上下のリードを接続していた。
しかし、従来方式では、はんだ等により接続するまでは
下側パッケージ１および上側パッケージ２は不安定であ
り、わずかな力で下側パッケージｌと上側パッケージ２
が分離する可能性がある。
下側パッケージ１および上側パッケージ２は不安定であ
り、わずかな力で下側パッケージｌと上側パッケージ２
が分離する可能性がある。
そのため搬送およびハンドリングに難しい面が多く、重
ね合わせ作業およびはんだ付等の後工程までを含めた一
貫自動化のネックとなっていた。
ね合わせ作業およびはんだ付等の後工程までを含めた一
貫自動化のネックとなっていた。
本発明の目的は、はんだ等にて下側パッケージと上側パ
ッケージのリードを接続する前でも下側パッケージと上
側パッケージが簡単に分離しないようにし、搬送および
ハンドリングを容易にし、確実に重ね合わせて組み立て
ることのできる半導体装置とその重ね合わせ方法および
それに用いる装置を提供することにある。
ッケージのリードを接続する前でも下側パッケージと上
側パッケージが簡単に分離しないようにし、搬送および
ハンドリングを容易にし、確実に重ね合わせて組み立て
ることのできる半導体装置とその重ね合わせ方法および
それに用いる装置を提供することにある。
この目的を達成するため、本発明は、上側半導体装置の
リードを下側リードを横から押え込むよう中途部で内側
に曲げたことを特徴とし、また上側半導体装置のリード
を外側に広げて下側半導体装置の上に重ね合わせるテー
バ部を持つガイド部材を有することを特徴とするもので
ある。
リードを下側リードを横から押え込むよう中途部で内側
に曲げたことを特徴とし、また上側半導体装置のリード
を外側に広げて下側半導体装置の上に重ね合わせるテー
バ部を持つガイド部材を有することを特徴とするもので
ある。
以下、本発明を図面に示す実施例にしたがって詳細に説
明する。
明する。
２つの半導体パッケージを重ね合わせる場合において、
はんだ付部でも容易に下冑ノくンケージｌと上側パッケ
ージ２が分離しないようにするためには、第２図＋ａ）
、 （ｂｌに示す如く、下側）（ノケージ１と上側パ
ッケージ２のリードが重なる部分の下側パッケージ１の
リード中より上側パッケージ２のリード先熾部の巾を小
さく加工し、重ね合わせた時に上側パッケージ２のリー
ドにより下側パッケージｌのリードを押え込むようにす
ればよい。
はんだ付部でも容易に下冑ノくンケージｌと上側パッケ
ージ２が分離しないようにするためには、第２図＋ａ）
、 （ｂｌに示す如く、下側）（ノケージ１と上側パ
ッケージ２のリードが重なる部分の下側パッケージ１の
リード中より上側パッケージ２のリード先熾部の巾を小
さく加工し、重ね合わせた時に上側パッケージ２のリー
ドにより下側パッケージｌのリードを押え込むようにす
ればよい。
ただしこの場合、重ね合わせる方法が問題になるが、本
発明によれば、２つのパッケージのリードを確実かつ容
易に重ね合わせることができる。
発明によれば、２つのパッケージのリードを確実かつ容
易に重ね合わせることができる。
丁なわち、本発明の一実施例においては、第３図に示す
テーバ部３ａを持ったことを特徴とするガイド３を使用
する。ガイドの下部には下側パッケージ１’＆、また上
部には上側パッケージ２をそれぞれセットする（第３図
（１１）。次に上側パッケージ２を下方に押し込む（第
３図（ｂ））。上側パッケージ２は押し込まれながらリ
ード先端がガイド３のテーバ部３麿により外側へ広げら
れる（第３図（Ｃ））。さらに、上側パッケージ２を押
し込むことにより上側パッケージ２のリード先端はテー
バ部３ａをはずれ、Ｆｉｌｌパッケージ１のリード上に
乗り、下側パッケージ１のリードを押え込む（第３図（
ｄｌ）、、以上により重ね合わせ作業を完了する。
テーバ部３ａを持ったことを特徴とするガイド３を使用
する。ガイドの下部には下側パッケージ１’＆、また上
部には上側パッケージ２をそれぞれセットする（第３図
（１１）。次に上側パッケージ２を下方に押し込む（第
３図（ｂ））。上側パッケージ２は押し込まれながらリ
ード先端がガイド３のテーバ部３麿により外側へ広げら
れる（第３図（Ｃ））。さらに、上側パッケージ２を押
し込むことにより上側パッケージ２のリード先端はテー
バ部３ａをはずれ、Ｆｉｌｌパッケージ１のリード上に
乗り、下側パッケージ１のリードを押え込む（第３図（
ｄｌ）、、以上により重ね合わせ作業を完了する。
その後、上下のリードの重ね合わせ部ははんだ付は等で
接続される。
接続される。
第４図は第３図のリード重ね合わせ機構を持つ半導体装
置の製造装置の一実施例を示す。この装置は、重ね合わ
せ作業からはんだ付までを一貫して行５装置であり、図
に示す各ユニット、すなわちローダ部１０ 、 ＩＪ−
ド曲り検出部１１．重ね合わせ部１２．はんだ何部１３
．アンローダ部１４゜制御部１５により構成されている
。ローダ部１０から、下側パッケージ１と上側パッケー
ジ２を重ね合わせ部１２に供給し、重ね合わせ完了後、
はんだ材部１３まで搬送してはんだ付により下側パッケ
ージ１と上側パッケージ２のリードを完全に接続同定し
、アンローダ部１４に収納する。本装置は重ね合わせ前
にリード重り不良品をリジェクトする機能な有する。
置の製造装置の一実施例を示す。この装置は、重ね合わ
せ作業からはんだ付までを一貫して行５装置であり、図
に示す各ユニット、すなわちローダ部１０ 、 ＩＪ−
ド曲り検出部１１．重ね合わせ部１２．はんだ何部１３
．アンローダ部１４゜制御部１５により構成されている
。ローダ部１０から、下側パッケージ１と上側パッケー
ジ２を重ね合わせ部１２に供給し、重ね合わせ完了後、
はんだ材部１３まで搬送してはんだ付により下側パッケ
ージ１と上側パッケージ２のリードを完全に接続同定し
、アンローダ部１４に収納する。本装置は重ね合わせ前
にリード重り不良品をリジェクトする機能な有する。
前記重ね合わせ部１２では第６図に示す如く、上側パッ
ケージ２のガイド３．上側パッケージ押え４．下側パッ
ケージ押え５．ストッパ６、押し込みブロック７、前後
動シュート８．シュート９かうなる。その動作を説明す
ると、ます下情パッケージ押え５と上−パッケージ押え
４が図の左上方に逃げている状態で下側パッケージｌと
上側パンケージ２を図の左側から供給した後、パッケー
ジ押え４，５とストッパＩｃより下側パッケージ１と上
側パッケージ２を固定する。その後、前後動シェード８
を図の左方に後退させ、押し込みブロック７により上側
パッケージ２を押し込み下側パンケージＩＫ重ね合わせ
ることにより重ね合わせ作業が完了する。
ケージ２のガイド３．上側パッケージ押え４．下側パッ
ケージ押え５．ストッパ６、押し込みブロック７、前後
動シュート８．シュート９かうなる。その動作を説明す
ると、ます下情パッケージ押え５と上−パッケージ押え
４が図の左上方に逃げている状態で下側パッケージｌと
上側パンケージ２を図の左側から供給した後、パッケー
ジ押え４，５とストッパＩｃより下側パッケージ１と上
側パッケージ２を固定する。その後、前後動シェード８
を図の左方に後退させ、押し込みブロック７により上側
パッケージ２を押し込み下側パンケージＩＫ重ね合わせ
ることにより重ね合わせ作業が完了する。
以上説明したように、本発明によれば、複数個の半導体
装置を確実かつ容易に重ね合わせて組み立てることがで
き、重ね合わせ作業の自動化およびはんだ付等の後工程
を含めた一貫自動化が可能となる。
装置を確実かつ容易に重ね合わせて組み立てることがで
き、重ね合わせ作業の自動化およびはんだ付等の後工程
を含めた一貫自動化が可能となる。
第１図（ａｌ 、 （ｂｌは従来の技術を示す説明図、
第２図（ａｌ 、 ｌｂ）は本発明による半導体装置の
一実施例を示す説明図、第３図（ａｌ〜（ｄｌは本発明
による重ね合わせ方法の一実施例を示す説明図、第４図
は本発明による半導体装置の製造装置の一実施例の概略
説明図、第５図はその動作な示すフローチャート、第６
図は第４図に示す実施例の重ね合わせ部詳細図である。 １・・・下側パッケージ、２・・・上側パッケージ、３
・・・ガイド、４・・・上側パンケージ押え、５・・・
下側パッケージ押え、６・・・ストッパ、７・・・押し
込みブロック、８・・・前後動シュート、９・・・シェ
ード、１０・・・ローダ部、１１・・・リード曲り検出
部、１２・・・重ね合わせ部、１３・・・はんだ何部、
１４・・・アンローダ部、１５・・・制御部。 代理人 弁理士 薄 １）利 幸 第 １ 図 （０−） 第 ２ 図
第２図（ａｌ 、 ｌｂ）は本発明による半導体装置の
一実施例を示す説明図、第３図（ａｌ〜（ｄｌは本発明
による重ね合わせ方法の一実施例を示す説明図、第４図
は本発明による半導体装置の製造装置の一実施例の概略
説明図、第５図はその動作な示すフローチャート、第６
図は第４図に示す実施例の重ね合わせ部詳細図である。 １・・・下側パッケージ、２・・・上側パッケージ、３
・・・ガイド、４・・・上側パンケージ押え、５・・・
下側パッケージ押え、６・・・ストッパ、７・・・押し
込みブロック、８・・・前後動シュート、９・・・シェ
ード、１０・・・ローダ部、１１・・・リード曲り検出
部、１２・・・重ね合わせ部、１３・・・はんだ何部、
１４・・・アンローダ部、１５・・・制御部。 代理人 弁理士 薄 １）利 幸 第 １ 図 （０−） 第 ２ 図
Claims (1)
- 【特許請求の範囲】 ＋１１ 他の半導体装置の上に重ね合わせる半導体装
置において、リードを下側半導体装置のリード上に重ね
合わせた時に下側リードを横から押え込むよう中途１部
で内側に曲げたことを特徴とする半導体装置。 （２）一方の半導体装置のリードを他方の半導体装置の
リードの上に重ね合わせる方法において、上側半導体装
置のリードを外側に広げて下側半導体装置のリード上に
重ね合わせることを特徴とする半導体装置の重ね合わせ
方法。 （３）一方の半導体装置のリードを他方の半導体装置の
リードの上に重ね合わせて組み立てる半導体装置の重ね
合わせた装置において、上側半導体装置のリードを外側
に広げて下側半導体装置のリード上に重ね合わせるテー
バ面を持つガイド部材を有することを特徴とする半導体
装置の重ね合わせ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080682A JPS58158956A (ja) | 1982-03-17 | 1982-03-17 | 半導体装置とその重ね合わせ方法およびそれに用いる装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080682A JPS58158956A (ja) | 1982-03-17 | 1982-03-17 | 半導体装置とその重ね合わせ方法およびそれに用いる装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58158956A true JPS58158956A (ja) | 1983-09-21 |
Family
ID=12590878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080682A Pending JPS58158956A (ja) | 1982-03-17 | 1982-03-17 | 半導体装置とその重ね合わせ方法およびそれに用いる装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158956A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394010A (en) * | 1991-03-13 | 1995-02-28 | Kabushiki Kaisha Toshiba | Semiconductor assembly having laminated semiconductor devices |
-
1982
- 1982-03-17 JP JP4080682A patent/JPS58158956A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394010A (en) * | 1991-03-13 | 1995-02-28 | Kabushiki Kaisha Toshiba | Semiconductor assembly having laminated semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58158956A (ja) | 半導体装置とその重ね合わせ方法およびそれに用いる装置 | |
| US20030003622A1 (en) | Semiconductor device fabrication method and semiconductor device fabrication device | |
| KR20200034600A (ko) | 반도체 제조 장치, 밀어올림 지그 및 반도체 장치의 제조 방법 | |
| CN100377323C (zh) | 一种无引脚封装类器件的返修方法 | |
| US5626280A (en) | Infrared transparent soldering tool and infrared soldering method | |
| JPH03289149A (ja) | ワイヤボンディング方法 | |
| JPS6052585B2 (ja) | ワイヤボンディング法 | |
| JPH10270007A (ja) | タブ付き部品製造装置 | |
| JP2535599B2 (ja) | ワイヤボンディング方法 | |
| JPS6352463B2 (ja) | ||
| JPH0412561A (ja) | Ｉｃ用リードフレーム | |
| JP2943381B2 (ja) | ボンディング方法 | |
| JPH08203962A (ja) | チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法 | |
| CN107887229A (zh) | 一种继电器磁路铰合装置 | |
| TW554458B (en) | Handler for TCP and method for detecting head TCP | |
| JP2944592B2 (ja) | リードの切断装置 | |
| KR200213412Y1 (ko) | 스테이플포장기의 분류장치 | |
| JP2664962B2 (ja) | Ｉｃ製造装置用搬送爪 | |
| JP2621881B2 (ja) | バンプ形成方法 | |
| JPS6113461Y2 (ja) | ||
| KR19990035565A (ko) | 마이크로 비지에이용 반도체칩 | |
| JPH0235743A (ja) | 半導体装置の製造装置 | |
| JPS63257235A (ja) | 打抜き装置 | |
| JP2001267353A (ja) | ボンディング対象物の取扱い方法、これを用いたバンプボンディング装置 | |
| JPH0549458B2 (ja) |