JPS58155355A - 渦電流非破壊試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、電子的モ衡ループを有する非破壊試験用の
渦電流試験装置に関する 簡電流を使用した非破壊試験は、１次巻線により＋１変
磁界を発生し、試験されるべき部材を上記磁界中にさら
し、試験された部材の近傍に配置された２次巻縁の端子
に発生した測定電圧をサンプリングし、そしてこの電圧
を分析することをする。

１ぴおよび２次巻線はブリッジを構成するものとするこ
とができる。部材の欠陥（サイズの変化、導電度の変動
、クラック、その他）は、部材を介して循環する渦電流
の位相と強さを変化せしめ、こわしこ比例して測定電圧
も変化する。

測定は、多くの場合、差をとることにより行なわれる。

そのためＫ、試験される部材がさらされる磁界と同一の
磁界に基準部材をさらし、分析される電圧は試験部材に
対応した電圧と基準に対応した基準電圧との差として得
られるようにしている。この基準電圧を発生しそして差
電圧を形成するために平衡手段を使用する。

渦電流非破壊試験装置であって平衡手段を有するものは
第１図に示される形式のものである。上記プローぺ１４
の近傍を試験されるべき部材１６が通過するよう構成さ
れている。第２のプローペ１４１は第１のプローぺ１４
と同じものであるが、これも増幅器１２により励磁され
ている。上記ブローベ１４１は、プローぺ１４が試験さ
れるべき部材１６と相関的に配置されているが、これら
と同様に基準部材と相関的に配置されている。ブローベ
１４の端子においてサンプルされた電圧は測定電圧であ
り、一方プローベ１４１の端子においてサンプルされた
電圧は基準電圧である。

これらの電圧は増幅器１８．１８１により増幅される。

増幅器１８．１８１は電圧■ｍ、Ｖｒを出力してこれら
は差動増幅器２００２債の入力２０／１および２０／２
に送り込まれる。差動増幅器２０は可変利得増幅器２２
に接続し、可変利得増幅器２２は信号処理手段２４に接
続している。これらの手段は差電圧の成分を発生器１０
により供給される励磁電圧と同相で測定することができ
る。しかし、これらの手段を信号のフーリエ成分測定可
能なより複雑な回路とすることもできる０回路２６は結
果を処理することができるものである（結果、統計その
他のものの蓄積、記録をする）。

第１図においては、グローベは単一巻線により構成され
ている。しかし、複数個の巻！１（例えばブリッジ状に
配列された）ものとすることもできる。この図において
単一巻線としているのは、発明の理解に何等のさしつか
えもないからである。

このタイプの装置については、１９６６年１月１１日に
特許されたＨ、Ｌ、ＬＩＢＢＹの米国特許第５２２９１
９８号ｒＥｄｄｙ　ｃｕｒｒｅｎｔｎｏｎｄｅｓｔｒｕ
ｃｔｉｖｅ　　−４ｅｓｔｉｎｇ　　ｄｅｖｉｃｅｆｏ
ｒ　ｍｅａｓｕｒｉｎｇ　ｍｕｌ目ｐｉｅ　ｐａｒａ　
ｍｅｔｅｒｖａｒｉａｂｌｅ　ｏｆ　ａ　ｍｅｔａｌ　
　ｓａｍｐｌｅ　Ｊを参照されたい。

このタイプの装置の成るものにおいては、処理手段２４
はディジタル処理をするものとされている。この場合、
９１図において！１０はアナログ−ディジタル・コンバ
ータであり、６２はランダム・アクセス・メモリであり
、メモリ６２はカウンタろ６によりアドレスされ、カウ
ンタ６６にはクロックＳ８が接続している。メモリはデ
ィジタル処理回路６４に接続している。信号の高調波成
分を取り扱う場合は、この回路は離散的フーリエ変換を
行なう。

第１図に示される平衡システムは幾つかの欠点を有する
ものであるニ ー試験されるべき部材に利用することができる電力を２
分の１に減少せしめる； 一２個のプローぺを必要とする； 一基準を永続的に磁界にさらしておくことが必要であっ
てこのことに起因して長期間経過すると基準信号の修正
が必要となる（材質の加熱、その磁気特性の変動、その
他が原因となって基準信号が変化する）。

この発明の問題は電子的平衡手段によって上述の如き欠
点を解消することである。このことは、基準信号を１回
だけ形成し、これを蓄積し、測定信号と組み会わせるよ
うに一１定の度毎にこれを再生することにより達成する
ことができる。

基準部材に対応する信号を蓄積しておくことはディジタ
ル装置の場合１１ｃ％に好適なことである。

と（・５のは、ディジタル装置においてはアクジション
・メモリと称するメモリ（第１図におけるメモリ６２）
を既に有しており、こ〜に測定信号のサンプルを蓄積す
るようにしているからである。

次いで、上記のメモリに対して基準について得られた測
定結果を蓄積し、これを第２のメモリにリコピーして永
続的に基準信号とするようＫするのみでよい。第１のメ
モリは次いで自由にされ、そして試験されるべき各別の
サンプルの測定結果のために利用可能なメモリとなる。

如くして、基準はただ１回の操作にさらされるのみであ
り、基準信号の再生したものを電子的に得るようにして
いる。如くして、上述の欠点はすべて解消されたことと
なる。

この発明は、更に、下記の如き長所をも有している。従
来技術においては、２つの測定チャンネルがある（プロ
ーベ１４−増幅器１Ｂ、ブローペ１４１−増幅器１８１
）。しかし、このようなチャンネルは厳密に同一のもの
に構成することはできない。如くして、増幅器２０から
供給される差信号は２つのチャンネル間の不平衡に起因
する成分を含んでいることになる。この発明によれば、
回路は単一の測定チャンネルのみを有し、このチャンネ
ルは第１に基準部材について使用され次いで第２に試験
されるべき各部材について使用される。

それ故に、分析チャンネルの本来的欠陥は、測定信号お
よび基準信号の双方に同一の効果な生ぜしめていること
から、完全に補償されることとなる。

この発明は渦電流非破壊試験装置に関し、上記装置は励
磁発電器を具備し、上記発電器ＫＪｉｉ続しをサンプリ
ングする手段を具備し、基準電圧を発生せしめる手段を
具備し、第１の入力および第２の入力および出力を有す
る差動増幅器を具備し、第１の入力は測定電圧を受信し
そして集２の入力は基準電圧を受信し、差動増幅器の出
力に増幅器を介して接続する入力を有するディジタル信
号処理手段を具備し、上記処理手段は順次にアナログ−
ディジタル・コンバータ、第１のランダム・アクセス・
メモリおよびディジタル処理回路を有し、基準電圧な発
生せしめる手段は入力および出力を有する第２のランダ
ム・アクセス・メモリを有し、入力はｊｌｌｌｌのラン
ダム・アクセス・メモリの出力にスイッチング回路を介
して接続し、そしてメモリの出力に接続した入力および
差動増幅器の第２の入力に接続喋る出力を有するディジ
タル・アナログ・コンバータを有するものである。

以下添付図面の第２図以降を参照しつつこの発明の詳細
な説明する。

＄２図において、第１図にお（・て既にａ明された素子
も幾つか認められるが、これらには第１図における参照
符号と同一のものを付している。即ち、６０はアナログ
−ディジタル・コンバータであり、アクイジション・メ
モリ′６２はカウンタ５６によりアドレスされ、カウン
タ６６自体はクロック５８により制御され、６４は計算
回路である。

第２図には、また、第２のメモリ４０（アクイジション
・メモリ６２と同一のもの）により構成される平衡手段
も示されている。第２のメモリはスイツナ回路６７によ
りアクイジショ／・メモリ′＆２の出力に接続するデー
タ入力６９、アトし・ス入力４１および出力４２を有し
ている。４４はディジタル・アナログ・コンバータであ
り、メモリの出力４２に接続する入力４′６と差動増幅
器２０の第２の入力である２０／２に接続する出力４５
とを有している。カウンタ３６はアドレス人力４１に接
続し、そしてこれはクロック３８からパルスを受信する
。回路４８はカウンタに初めての内容を負荷するための
ものである。

ＷＪ２図の回路は、また、マイクロプロセッサ５０をも
有しており、公知の手法で上記の素子のすべて或は＝一
部を制御している。更に、上記マイクロプロセッサは装
置が高性能のものである場合に％に有効なものとなる。

この回路の動作は上述の図示説明からすでに明らかであ
るう基準部材が測定プローぺに配置されたとき、メモリ
６２に記録されているディジタル信号は事実上の基準信
号である。この信号はＮ１ｍのディジタル・サンプルよ
り成り、Ｎ個のメモリ位置を必要とするものである。各
メモリ位置はアドレスに対応するものであり、各アドレ
スはカウンタ６６の特定内容に対応している。書き込み
位相にお（・てはカウンタの内容はＯからＮ−１へと順
次にクロック′！Ｉ８の制御のもとで進み、Ｎ個のす／
プルは順次にＮ個の対応アドレスに書き込まれるに到る
。

アクイジション・メモリ６２の内容は次いで平衡メモリ
４０にリコビーされる。この操作はカウントおよび蓄積
素子を２重にすることによって極めて簡単に実施するこ
とができる。如くして、カウンタ４６は、カウンタ６６
と同様に、クロック６８により制御され、その結果、ア
クイジション・メモリのサンプル読み出しのアドレスに
伴なって、同時に平衡メモリ４０へのサンプルの書き込
みのアドレスがなされることとなる。

回路４８が零ではない初内容をカウンタ４６に印加すれ
は、読み出しおよび書き込みアドレスはスタガとするこ
とができる。

リコビー操作中、スイッチング回路Ｓ７は閉じられてい
る。次（・で、基準信号がメモリ４０に書き込まれると
き、スイッチＳ７は開とし、メモリ５２は試験されるべ
き部材に対応したデータの書き込みおよび読み取りに使
用可能となる。

第２図に示される接続は模式的なものであり、実際は更
に多くの接続母線を必要とするものである。同様に、ス
イッチ６７も最も簡単な模式的な表示をされているが、
これ、も実際は数ビットな堰り扱５ことができる電子回
路で構成されている。

第６および４図は上述の手段の構成をより具体化して示
すためのものである。これらの図は５１２サンプルにつ
ぎ６ないし５０００Ｈ！のレンジで動作する特定の実施
例に対応するもので、各サンプルは１２ビツトでコード
化される。

第６図は６個のメモリ回路例えばタイプ２１４８Ｈより
なる平衡メモリ４０を示す。各メモリ回路は４ビツトで
動作する。データ出力および入力は石から行なわれる。

読み出しおよび書き込みは接続ＷＲによって制御される
。書き込みの場合、データは２個の双方向バッファ回路
例えばタイプ８６０４よりなる回路６７を通過する。こ
の回路６７はアクイジション・メモリ６２に接続する８
個の入力と８１１の出力を有してにす、そのうちの一方
の回路は出力は４個しか使用されていない。

メモリのアドレスは例えば７４ＬＳ１９１であるところ
の６個のカウント回路により構成されるカウンタ４６に
より左から行なわれる。これらのカウンタは４ビツトで
動作し、カウンタ当９２ビットのみケ使用することによ
り１０ビツト・アドレスを形成することができる。５１
２サンプル（２９＝＝５１２）のうちの一つに対し９ビ
ツト・アドレスが使用され、１０番目はカウンタのリセ
ットに使用される。カウンタはクロック接続ＣＫおよび
負荷制御接続ＬＤを有している。メモリ４０における１
２データ・ピット読み出しはディジタル−アナログ・コ
ンバータ４４へのＥＯないしＥｌｌの１２接続により実
施される。

カウンタにはインターフェイス回路５２例えばタイプ８
２５５が前置されており、マイクロプロセッサをしてカ
ウンタに初内容を再負荷することができるようにする。

第４図は平衡メモリ４０から１２ビツトを受信するデジ
タル−アナログ・コンバータ４４を示すものである。こ
のコンバータはタイプＡＤ５６６とすることができる。

出力４５からは電流が送り出されるか、この電流は電流
−電圧コンバータ５４により電圧に変換される。コンバ
ータ５４から供給される電圧は基準電圧Ｖｒを示しこれ
は差動増幅器２０の入力２０／２に印加される。

【図面の簡単な説明】

第１図は平衡手段を具備し、た渦電流非破壊試験装置を
示す図である。 第２図はこの発明において使用される平衡手段のブロッ
ク・ダイヤグラムを示す図である。 第６図は平衡メモリの実施例を示す図である。 第４図はディジタル−アナログ・コンバータの実施例を
示す図である。

Claims (1)

1. 【特許請求の範囲】 １）励磁発電器と、上記発電器に接続したグローベと、
   プローベにおいて測定電圧をサンプリングする手段と、
   基準電圧を発生せしめる手段と、第１の入力および第２
   の入力および出力を有する差動増幅器とを備え、ＷＪ１
   ０入力は測定電圧を受信しｍ２の入力は基準電圧を受信
   し、増幅器を介して差動増幅器の出力に接続する入力を
   有するディジタル信号処理手段を備え、上記処理手段は
   順次にアナログ−ディジタル・コンバータ、第１のラン
   ダム・アクセス・メモリおよびディジタル処理回路を有
   し、基準電圧を発生せしめる手段は入力および出力を有
   する第２のランダム・アクセス・メモリを有し、入力は
   第１のランダム・アクセス・メモリの出力にスイッチン
   グ回路を介して接続し、メモリの出力に接続した入力お
   よび差動増幅器の第２の入力に接続した出力を有するデ
   ィジタル・アナログ・コンバータを有することを特徴と
   する渦電流非破壊試験装置。 ２）各メモリはカラ／りによりアドレスされることを特
   徴とする特許請求の範囲第１項に記載の渦電流非破壊試
   験装置。