SU1444673A1 - Устройство дл измерени амплитуды синусоидального напр жени - Google Patents

Abstract

Изобретение относитс  к цифро- . вой измерительной технике. Цель изобретени  - повышение достоверности результата измерени . Устройство содержит компаратор 1, квантователь 2, счетчик 3, распределитель 4 импульсов , источник 5 опорного напр жени  и генератор 6 импульсов. Дл  достижени  поставленной цели в устройство введен регистр 7 и блок 8 пам ти. В описании приведен пример реализации распределител  4 импульсов. 1 з.п. ф-лы, 3 ил. с

Description

(Л

С

4

О)

«ч|

00

&.f

Изобретение относитс  к цифровой измерительной технике и может быть использовано при создании приборов дл  регистрации амплитуды синусом- далького напр жени  низкой и инфра- низкой частоты.

Цель изобретени  - повышение достоверности результата измерени ..

На фиг,1 представлена блок-схема предлагаемого устройства; на фиг.2 - распределитель импульсов} на фиг.З - временные диаграммы работы устройства ,

Устройство дл  измерени  амплитуд синусоидального напр жени  содержит подключенные к входной шине компаратор 1 и квантователь 2, счетчик 3, управл ющий вход которого подключен к первому выходу распределител  4 им пульсов, первым входом подключенного к выходу кo mapaтopa 1, опорный вход которого подключен к выходу источника 5 опорного напр жени , генератор 6 импульсов, регистр 7, подключенный входом к выходу счетчика 3, блок 8 пам ти, выход которого  вл етс  выходом устройства, причем первый управл ющий вход регистра 7 и управл ющий вход квантовател  2 подключены к первому выходу распределител  4 импульсов , второй выход которого подключен к входу обнулени  счетчика 3 и к второму управл юп ему входу регистра 7, выход которого подключен к адресному входу блока 8 пам ти, управл ющий вход которого подключен к третьему выходу распределител  4 импульсов, вторым входом подключен - ного к выходу генератора б импульсов а третьим входом совместно с счетным входом счетчика 3 - к управл ющему выходу квантовател  2, информационны выход которого подключен к информационному входу блока 8 пам ти.

Распределитель 4 импульсов состои из первого 9 н второго 10 D-тригге- ров, элемента 11 задержки и элемента I-fflH-HE 12, первый вход которого совместно с D-входами триггеров  вл ет- с  первым входом распределител  4 импульсов, а второй соединен с пр мы выходом второго 10 D-триггера,  вл ющимс  первым выходом распределител  4 импульсов, вторым выходом которого  вл етс  выход элемента ИЛИ-НЕ 12, а третьим выходом - инверсный выход первого 9 D-триггера, пр мой выход

которого подключен через элемент 11 задержки к входам обнулени  D-тригге . ров, причем тактовые входы первого и второго 9 и 10 D-триггеров  вл ютс  третьим и вторым входами распределител  4 импульсов соотв тст- венно.

Устройство работает следующим образом.

Измер емое напр жение одновременно подаетс  на входы компаратора 1 и квантовател  2. При достижении входным напр жением U некоторого порогового уровц  напр жени  U,, устанавливаемого при помощи источника 5 опорного напр жени , на выходе компаратора 1 устанавливаетс  напр жение Uj ВБ1СОКОГО уровн . Напр жение и высокого уровн  сохран етс  до те пор, пока входное напр жение Ugy остаетс  больше U,, а затем вновь переключаетс  на низкий уровень. Напр жение U с выхода компаратора 1 поступает на первый вход распределител  4 импульсов, где, разветвл етс  на D-входы первого 9 и второго 10 D-триггеров и на первый вход элемента i-ШШ-НЕ 12, D-триггеры управл ютс  фронтом импульса на их тактовых входах. При наличии напр жени  и высокого уровн  и по фронту импульса Ug с выхода генератора б импульсов , который действует на второй вход распределител  4 импульсов (т.е. на тактовый вход второго 10 D-триггера), второй 10 D-триггер устанавливаетс  в единичное состо ние.

По фронту импульса U. с пр мого выхода этого D-триггера, рр мой выход которого  вл етс  и первым вы- ,ходом распределител  4 импульсов,

параллельно происход т: запуск квантовател  и загрузка содержимого счетчика 3 в регистр 7. Напр жение U- ка управл ющем выходе квантовател  2 измен етс  в -следующей последовательности: по сигналу запуска напр жение и с высокого уровн  переходит на низкий И. остаетс  на низком уровне в течение одного преобразовани . По окончании преобразовани  в квантователе 2 указанное напр жение вновь переключаетс  на высокий уровень, свидетельству  о готовности результата измерени  на информационном выходе квантовател  2. По фронту , который одновременно поступает на

счетный вход счетчика 3 и второй вход распределител  4 импульсов, содержимое счетчика 3 увеличиваетс  на единицу , а первый 9 D-триггер распределител  переключаетс  в единичное состо ние . Тогда низкий уровень напр жени  и с инверсного выхода первого 9 D-триггера,  вл ющегос  третьим выходом распределител  4 импульсов, поступа  на управл ющий вход блока 8 пам ти, инициирует в последнем процесс записи результата измерени  с информационного выхода квантовател  2 в блок 8 по адресу из регистра 7. Высокий уровень напр жени  U с пр о

мого выхода первого 9 D-триггера соединенного через элемент 11 задержки с входами обнулени  D-триггеров, устанавливает их в нулевое состо ние. Таким образом на управл ющем входе блока 8 низкий уровень напр жени  Ug записи по длительности равен задержке f . Далее до следующего фронта импульса Uj с выхода генератора 6 устройство находитс  в режиме ожидани  . С приходом очередного фронта увеличенное в предыдущем такте на единицу содержимое счетчика 3 загружаетс  в регистр 7 снова запускаетс  квантователь 2. Регистр 7 таким образом будет адресовать следующую

незан тую  чейку блока 8. По окончании преобразовани  текущее измеренное значение входного напр жени  записываетс  в адресуемую регистром 7  чейку блока 8. Эти операции повтор ютс  до тех пор, пока входное напр жение больше напр жени  U, и на выходе компаратора 1 сохран етс  высокий уровень напр жени  U. Если же на выходе компаратора 1 устанавливаетс  низкий уровень, а в устройстве окончены очередное преобразование и запись в блок 8, тогда высокий уровень напр жени  U по витс  на выходе элемента ИЛЙ-Н& 12, который  вл етс  и вторым выходом распределител  4 импульсов. По фронту этого напр жени  содержимое регистра 7 сдви- . гаетс  на один разр д вправо, а счет чик 3 устанавливаетс  в нулевое состо ние . По прошествии п преобразований и записей в блок 8 и одного сдвига вправо в регистре 7 будет число

п п

- , которое будет адресовать г-ую

 чейку блока 8, в котором хранитс  значение измеренного синусоидального

напр жени , соответствующего моменту времени, когда измер емое напр жение достигало своего максимального значени . Высокий уровень напр жени  U на управл ющем входе блока 8 инициирует по адресу г чтение из блока 8

максимального, т.е. амплитудного значени  либо суммарного значени  посто нной составл ющей и амплитуды синусоидального напр жени , соответствующего указанному полупериоду.

Claims (2)

1. Устройство дп  измерени  амплитуды синусоидального напр жени , содержащее подключенные к входу устройства компаратор и квантователь,

счетчик, распределитель импульсов.

5

0

5

первым входом подключенный к выходу компаратора, опорный вход которого подключен к выходу источника опорного напр жени , и генератор импульсов, отличающеес  тем, что, с .целью повьгаени  достоверности результата измерений, в него введены регистр, подключенньп входом к выходу счетчика, и блок пам ти, выход которого  вл етс  выходом устройства, причем первый управл ющий вход регистра и управл ющий вход квантовател  подключены к первому выходу рас5 пределител  импульсов, второй выход которого подключен к входу обнулени  счетчика и к второму управл к цему входу регистра, выход которого подключен к адреснс му входу блока пам 0 ти, управл ющий вход которого подключен к третьему выходу распределител  импульсов, вторым входом подключенного к выходу генератора импульсов , а третьим входом совместно со счетным входом счетчика - к управл ющему выходу квантовател , информационный выход которого подключен к информационному входу блока пам ти.

50

2. Устройство по П.1, отличающеес  тем, что распределитель импульсов содержит первый и второй D-триггеры, элемент задержки и элемент ИЛИ-НЕ, первый вход кото- gg рого совместно с D-входами триггеров  вл етс  первьм входом распределител  импульсов, а второй вход соединен, с пр мым выходом второго В-триггера  вл ющимс  первым выходом распределител  импульсов, вторым выходом которого  вл етс  выход элемента ИЛИ--ИЕ, а третьим вькодом - инверсный выход первого D-триггера, пр мой ;. вьгход которого подключен через элеU446736

,мент задержки к входам обнулени  D-триггеров, причем тактовые входы первого и второго D-триггеров  вл ютс  третьим и вторым входами распре- делител  импульсов соответственно.

Л

: