JPS58153352A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS58153352A
JPS58153352A JP57035799A JP3579982A JPS58153352A JP S58153352 A JPS58153352 A JP S58153352A JP 57035799 A JP57035799 A JP 57035799A JP 3579982 A JP3579982 A JP 3579982A JP S58153352 A JPS58153352 A JP S58153352A
Authority
JP
Japan
Prior art keywords
sheet
wafer
chip
chips
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57035799A
Other languages
English (en)
Inventor
Yoshihiro Hashizume
橋爪 義弘
Seiji Emi
江見 聖治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57035799A priority Critical patent/JPS58153352A/ja
Publication of JPS58153352A publication Critical patent/JPS58153352A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発−の技留分脅〕 このl1llは半導体素子の製造方法kかかり、特(多
数の半導体素子が形成されたウェハを展性のシートに貼
着して分割し、個々の半導体素子を取出す技@Cおける
シートへの貼着手段の改良に関する。
〔1鳴の技留鉤背景〕 半導体素子の組立製造工程に対する自動化を進めるにあ
たって、特にダイボンディングのための半導体素子(以
降チップと略称する)の供給に大きな問題がある。すな
わち、チップがウエノ1から分割されたのちダイボンド
用ツールに能率よくピックアップされるために、第1図
に示すように粘着性のプラスチックシート(11にウニ
/X(2)を貼着し。
この状態でウェハを分割したのちシートを展張して第2
図に示すようにチップ(2m)、(2b)・・・間の間
隔を拡げると同時にシートとの接着力を低下させて行く
に伴なって、チップは粘着している面の周辺から剥離さ
゛せ接着力を低下させるようにしていた。この第2図に
示すところは理想的に展開されたチップの配列を示す。
〔背景技術の問題点〕
叙上の技術はさらに従前性な、われでいた方式の割断し
たチップを専用トレイに整列させておきこれから取り出
すのに比べれば、ウエノ1に形成されたチップの配列が
崩されないことと1手間がかからないなどの利点はある
が工程の自動化に適する精度が得られないという問題点
があった。すなわち上述のダイボンディングにおける位
置決めの精度は次屹施されるワイヤーボンディングの工
IIF:。
重大な1閤があるので、そのばらつきを最小限に止める
TolNがあるためである。また、シートとチップとの
接着力が不均一のため、シートを展張したと会館31!
lic示すようにチップ毎(接着の中心(図中く砿−に
で示す)がまちまちに偏倚してシート上のチップに蛇行
を生ずるという問題点もある。
〔発−の目的〕
この1嘴は叙上の従来の問題点を改良するためにウェハ
を貼着するシートに改良を施すものである。
〔発−の概要〕
多数のチップがjI#威されたウェハを合成樹脂のシー
トに貼り割断したのちシートを展張して互いに離間され
たチップを順次シートから散り出すチップの製造IC自
いて、加熱状態でウェハを押圧接着さ豐るシートを用意
し、このシートに予めその可塑性を失なわせる程度の加
熱を施したのちウェハを抑圧接着させたのち割断するこ
とを特徴とする。
〔発明の実施例〕
この発明を1実施例につき図面を参照して以下に詳細に
説明する。
多数のチップが形成されたウェハを合成樹脂のシートに
貼り割断したのちシートを展張して互いに離間させ、こ
れから順次チップを取り出す方法はチップの整列が崩さ
れない利点と1手間がかからない利点などがあるが、工
程の自動化に対し適合できる精度でない。すなわち、グ
イボンディングにおける位置決めの精度は、この工程の
次に施されるワイヤーボンディング工程に重大な影響を
及ぼすので±50Jm以内のばらつきにとどめる必要が
あり、これにはシートとチップとの接着力の均一性が必
須となる。引伸し後のチップとチップとの間隔および接
着力がばらつくとピックアップ能率が悪くなり、生産性
1歩留り低下を来す、そこで、この発明は接着力のばら
つきを小にするため、シートには接着剤層を有しないで
、ウェハを接着させるとIII飼えば130℃に加熱し
てシートを軟化させ、この状態のシートにウェハを押し
っけ接着させる轡殊フィルム(ツカサ商会製品、 TR
−7−6またはテl−7−40)を用い、このシートを
長時間加熱しその回層剤が分解し柔軟なシートに変わる
S度に、飼えば80℃にて10〜20時間の加熱を施し
たのちウェハを貼着ける。このようにすることによって
、ウェハがシートにめり込んで好適する接着性を得るこ
とを見出した。上記加熱は短い時間ては接着性が低く、
長時間にわたるほど高い接着性が得られるので、加熱時
間を調整して所望の接着性を得ることができる。シート
とチップの接着性はその1辺の長さがα36〜(16謹
のチップで(Lt”a8gr、 0.61 = 1.3
 WMf) チア フチ0.5−1.!igrがよい、
上述のシートを用い、これにウェハを圧接させたのち、
ブレードダイサでダイシン〆を諭す、このダイシングに
はシートを切断しないため(、ウェハ厚の一部2例えば
10〜50stysを残して論こされる。ついで、前記
ブレードダイシング時に撒水した水の残留分で第4図に
示すダイシング溝(3)中に耐着している水滴(4)・
・・も完全に除去する必要がある。ダイシング溝中に残
留した水滴が存在すると、次のクラッキングによって水
がシートとの接合面に入り込み、接着力を低下させる。
そして、チップとチップの間隔が水の無い部分よりも広
くなりチップ間隔の不整列を生ずる。この対策としてブ
レードダイシング後、まず高圧エヤを10〜15秒間以
上(2,5インチクミノ1でxO秒U上、3インチウェ
ハで15秒以上)ブローし、ついでウェハ表面を熱乾燥
、例えば赤外線ランプ(100V250W)で303の
距離から30秒間照射によって完全達成をはかる。
〔発明の効果〕
この発明によると、シートとウェハとの接着の均一性が
向上し、シート引伸し後のチップ配列も精度よく得られ
るようになった。特にチップサイズが辺の長さ0.6 
W以下である小型のものはチップ単価面積当りの接着力
が小さいため接着状態がばらつきやすくオートダイボン
ディングのビックアップに一点があったがこれを解決し
た。全般的にオートダイボンディングにおけるピックア
ップ能率が向上し、製品歩留り、生産性、製品の信頼性
等が顕著に向上した。
【図面の簡単な説明】
第1[1はシートに貼着されたウェハを示す正面図、第
281は好ましく展張されたシート上のウェハの正画図
、嬉3図は展張されたシート上のウェハの正画図、1l
E41iはシート上のウェハの一部を示す断面図である
。 1       シート 2      ウェハ 2暑、2b・−・    チップ 3        (ウェハの)ダイシング溝代理人 
弁理士 井 上 −男 第  I 図 第  2 図 一一+ 第  3 @ 口:

Claims (1)

    【特許請求の範囲】
  1. 多数の半導体素子が形成されたウェハを合成樹脂のシー
    ト(難り■斬したのちシートを展張して互いに離間され
    た半導体素子を順次シートから取り出す半導体素子の製
    造方法において、加熱状態でウェハを抑圧接着させるシ
    ートを用意し、シートに予めその回層性を失なわせるS
    [の加熱を施したのちウェハを抑圧接着させたのち割断
    することを時機とする半導体素子の製造方法。
JP57035799A 1982-03-09 1982-03-09 半導体素子の製造方法 Pending JPS58153352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57035799A JPS58153352A (ja) 1982-03-09 1982-03-09 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57035799A JPS58153352A (ja) 1982-03-09 1982-03-09 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS58153352A true JPS58153352A (ja) 1983-09-12

Family

ID=12451957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57035799A Pending JPS58153352A (ja) 1982-03-09 1982-03-09 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS58153352A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192717A (ja) * 2018-04-20 2019-10-31 株式会社ディスコ ウエーハの加工方法
JP2019192718A (ja) * 2018-04-20 2019-10-31 株式会社ディスコ ウエーハの加工方法
JP2019201057A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201055A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201056A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019212807A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウエーハの加工方法
JP2020009891A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009889A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009890A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020017658A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウエーハの加工方法
JP2020024970A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024971A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024969A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020064986A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064991A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064988A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064989A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064987A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064990A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020077700A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP2020113778A (ja) * 2017-05-18 2020-07-27 株式会社ディスコ ウェハ処理方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784138B2 (en) 2017-05-18 2023-10-10 Disco Corporation Wafer processing with a protective film and peripheral adhesive
JP2020113778A (ja) * 2017-05-18 2020-07-27 株式会社ディスコ ウェハ処理方法
US11637074B2 (en) 2017-05-18 2023-04-25 Disco Corporation Method of processing wafer
JP2019192718A (ja) * 2018-04-20 2019-10-31 株式会社ディスコ ウエーハの加工方法
JP2019192717A (ja) * 2018-04-20 2019-10-31 株式会社ディスコ ウエーハの加工方法
JP2019201057A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201055A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201056A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019212807A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウエーハの加工方法
JP2020009891A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009890A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009889A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020017658A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウエーハの加工方法
JP2020024969A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024971A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024970A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020064991A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064988A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064989A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064987A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064990A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020064986A (ja) * 2018-10-17 2020-04-23 株式会社ディスコ ウェーハの加工方法
JP2020077700A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法

Similar Documents

Publication Publication Date Title
JPS58153352A (ja) 半導体素子の製造方法
US5893746A (en) Semiconductor device and method for making same
JP4409014B2 (ja) 半導体装置の製造方法
US6908027B2 (en) Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
JP4288392B2 (ja) エキスパンド方法
JP2007048876A (ja) 半導体装置の製造方法
KR20060123462A (ko) 웨이퍼의 전사방법
TWI779024B (zh) 加工方法
JP3064979B2 (ja) 半導体ウェハのダイシング方法
JP3528412B2 (ja) 半導体装置の製造方法
JP2005045149A (ja) エキスパンド方法
JPS59130438A (ja) 板状物の分離法
JP2005260154A (ja) チップ製造方法
CN113053760A (zh) 封装方法
TWI251924B (en) A process applied to semiconductor
JPS61210650A (ja) 半導体装置の製造方法
JPH0346242A (ja) 半導体装置の製造方法
CN113410164B (zh) 一种单芯片daf胶带粘晶方法
JP3618268B2 (ja) 半導体装置の製造方法
JP3197884B2 (ja) 実装方法
JPS644339B2 (ja)
JPH02156553A (ja) 半導体ペレットの製造方法
KR950000094B1 (ko) 접착제내의 기포제거방법 및 이를 이용한 다이접착장비(Die Attach M/C)
TW202435299A (zh) 用於晶圓的複合膠帶及其製法
JPH0318343B2 (ja)