JPS5814560A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5814560A
JPS5814560A JP56111936A JP11193681A JPS5814560A JP S5814560 A JPS5814560 A JP S5814560A JP 56111936 A JP56111936 A JP 56111936A JP 11193681 A JP11193681 A JP 11193681A JP S5814560 A JPS5814560 A JP S5814560A
Authority
JP
Japan
Prior art keywords
silicon
substrate
film
nitride film
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56111936A
Other languages
English (en)
Inventor
Hidemi Ishiuchi
秀美 石内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56111936A priority Critical patent/JPS5814560A/ja
Publication of JPS5814560A publication Critical patent/JPS5814560A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に係わり、特に半導体
基板上K11?ヤー譬シタ用窒化シリコン膜を選択的に
形成する方法に関する。
一般に、中ヤー◆シタを償えた半導体acme製造する
にあたって、キャーシタO絶縁材料としては絶縁耐圧が
大きく、かつ信頼性のすぐれたものが望ましい、従来は
絶縁膜として酸化シリコン膜(比誘電率〜4)が使われ
るととが多かったが、近年より比誘電率の大きい窒化シ
リコン膜(比誘電率〜8)が使われるようKなってきた
0例えば、メイナ々、クツシメムアク七メメモリ(以下
ダイナζ、りRAMという)では、情報をキヤ・譬シタ
に貯えられている電荷の有無に対応ずけて記憶するので
あるが、上記ダイナζ、 / RAM K”使用する今
ヤ/#シタの絶縁材料として窒化シリコン膜を使うこと
kより高性能のダイナ建、夕RA)J を爽現し得る。
仁のキャ・赤シタ用窒化シリプン膜を所期の形状に・譬
ター轟yダする際、従来次のような方法がとられていた
すなわち、まず第1図体)に示すように、シリ謂y基板
1の全面に窒化シリプン膜2を生成させる。11化シリ
コン1lII2の生成方法として社シ95シ基板1を窒
化する方法と、OVD法によって窒化シリコンを堆積さ
せる方法とがある・次に第1図@に示すようにレジスト
Sを全面Klk布したOち、命ヤ/#シI形成領域Oみ
にレジストJが残ゐように一部を感光させ、その後現俸
する0次に第1図(0)K示すようにレジメ)Jを賃ス
クにして窒化シリ;ν膜1を工、チンダし。
キャ・々シタ用絶縁膜2′を形成する・しかる後にレジ
ストIを除去し、所期の窒化膜の一ターンを得、&(第
1E(2)参照)。
しかし、ヒの従来の方法には次のような欠点があった。
すなわち、上記工程中第1IIF))O1租で窒化シリ
;ン膜を工、チンダする際、窒化シリコン膜10工、チ
ンダ速度とシリコン基板1の工。
チング装置との比かあt〉大きくとれないため、窒化シ
リ;ν膜1の工、テyダ時にどうしてもシリコン基板1
tでエツチングしてしまう、第2図は窒化シリコン膜端
部の形状の拡大図でめシ、第2図体)には畔方性デツズ
マエ、チンダ法で窒化シリ;ン膜を工、チンダした場合
、第2図@には反応性イオンエッチシダ法で窒化シリコ
ン膜を工、テンダした場合を示す。
これらの場合、シリコン基板1は各々4.Iiで示すよ
うな形状にエツチングされる。第2回国のようなアンダ
ーカット形状に工、チンダされた場合にはシリコンがエ
ツチングされた分だけキャ・壷シタの電極面積が小さく
なシ、所期の容量を達成するためにはよp大きい・々−
−ンにしなければならず、素子の高集積化の妨げKなる
。鷹た、tsz図CB)K示すように、反応性イオンエ
、チンダ法を採用した場合には、シリコン基板1を工、
チングしてしまうため、シリ;ン基′4[1のキャリア
の移動度が小さくなってしまい、半導体装置の性能を劣
化、させてしまうという欠点があった。
ζoi明は上記欠点を克服する。ためKなされたもので
あり1その目的とするとζろは、たとえば會ヤ・譬シタ
となる窒化シリプシ膜を半導体基板上に形成するに際し
、該半導体基板に悪影響を及埋すおそれがなく、寸法積
重の棗好な所期の窒化シリコン・譬ターンを形成するこ
とにある。
すなわち、この発明はシリ;ン質半導体基板上に中ヤ・
譬シタを形成するに際し、キャ・壷シタ形成憤域以外の
部分の該シリコン質中導体基板表面を耐窒化膜で被覆し
、ついでキャ・譬シタ形成領域部分O諌シリコン質半導
体基板表面を窒素含有雰囲気と接触させて窒化させ、キ
ャーシタ用窒化シリコン膜を形成することを特徴とする
半導体装ttoa造方法全方法するものである。
この発明に用いる耐窒化性の膜としては窒化しないもO
又は窒化膜[0違いものが望ましく。
例えば酸化シリ;ン膜、酸化ア#$ aaウム膜をあげ
ることができる。tた、単一成分から成る膜でなくとも
、例えば酸化シリコン膜の上に白金、余勢の窒化されに
くい物質を重ねて二畳以上の構造にしたものであっても
よい。
また、窒化の方法として紘、例えば常圧好tしくは高圧
(たとえば数十気圧)でアンモニアをタリクνと高温下
(たとえd約1000℃)で反応させる方法をあげるこ
とができる。なお、7y%=7に限らず、その他窪素含
有雰囲気(好ましくは活性化窒素を含む雰囲気)中で窒
化させることもできる。
また、窒化される材量としては、窒化することができる
ものなら何でもよく、例えば単結晶シリ冨ν、多結晶シ
リ;ν、金属硅化物等をあげることができる。
次#Cこの発*0−m膣例を第3図に基いて説―する。
先ず、シリコン基板1の上に酸化シリコン膜−を約30
00X成長させ、窒化膜が必要とされる部分(l?ヤ・
譬シタ形成部分)の酸化シリコン6を工、チングによシ
取除く(第3図CA))。この工種においては酸化シリ
コン膜−の工、チンr速暖はシリコン基板1の工Vチン
ダ速1に比べて十分に大きいので前述のようなシリコン
基板Jをも工、テングされるという問題は発生しない。
次VCこの基板を高温、高圧下でアン%ニア雰囲気中に
さらすと、シリコン基板1が露出している部分のみ窒化
シリコン膜2が形成さね、酸化シリーン膜6の上にはほ
とんど窒化膜は形成されない(第3図(a) ) * 最後に酸化シリコン膜6を除去し、所期の窒化シリ;ン
膜1の・譬ターンを得る(第3図(Q ’)・このよう
に、この発明によれば、半導体基板に損傷を与えること
なく寸法精度の良好な窒化膜の一ターエνダを行うこと
ができ、ひいて唸高性能、高集積変のダイナミ、り朧の
半導体装置を実現するヒとができる。
【図面の簡単な説明】
第1図体)〜(ロ)は従来の製法による窒化膜の・譬タ
ー二ンダ方法を説明する断面図、第2図(4)〜(B)
ti第1図(ロ)の部分拡大断面図、第3図(A)〜(
0はこの発明の方法による窒化膜の・−タ一二ンダの方
法の一実施例を説明すゐための断面図である。 1・・・シリコン基板、2.7・・・窒化膜、3・・・
)檜トレジスト、4.5−・・工、チンダさhたシリコ
ン基板の形状、6・・・耐窒化膜。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図 2′

Claims (6)

    【特許請求の範囲】
  1. (1)  シリコン質半導体基板上に*ヤ・譬シタを形
    成するに際し、キャー譬シタ形成領域以外の部分の該シ
    リ;ν質半導体基板表面を耐窒化膜で被覆し、ついでキ
    ヤ・譬シタ形成領域部分の腋シリコン質半導体基板表面
    を窒素含有雰囲気と接触させて窒化させ、キクI4シタ
    用窒化シリツン膜を形成することを峙徽とする半導体装
    置の製造方法・
  2. (2)、耐窒化膜が酸化シリコン又は酸化アル7墨つム
    である特許請求の範囲第1項記載の製造方法。
  3. (3)耐窒化膜が少なくともその表面に金属膜を有する
    ものである特許請求の範囲第1又は2項記載の製造方法
  4. (4)金属膜が金又は白金である特許請求の範囲第3項
    記載の製造方法。
  5. (5)  シリコン質半導体基板が単結晶シリ;ン、多
    結晶シリ;ン又は金属けい化物である特許請求の範囲1
    12.3又は4項記載の製造方法。
  6. (6)窒素含有雰囲気がアン%塁アからなることを特徴
    とする特許請求の範1!M1項記載の製造方法。
JP56111936A 1981-07-17 1981-07-17 半導体装置の製造方法 Pending JPS5814560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56111936A JPS5814560A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56111936A JPS5814560A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5814560A true JPS5814560A (ja) 1983-01-27

Family

ID=14573843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56111936A Pending JPS5814560A (ja) 1981-07-17 1981-07-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5814560A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
US6194775B1 (en) 1997-01-16 2001-02-27 Nec Corporation Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013692A (en) * 1988-12-08 1991-05-07 Sharp Kabushiki Kaisha Process for preparing a silicon nitride insulating film for semiconductor memory device
US6194775B1 (en) 1997-01-16 2001-02-27 Nec Corporation Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same
US6358808B1 (en) 1997-01-16 2002-03-19 Nec Corporation Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same

Similar Documents

Publication Publication Date Title
EP0137196B1 (en) Process for making high dielectric constant nitride based materials and devices using the same
US4432035A (en) Method of making high dielectric constant insulators and capacitors using same
JPS64756A (en) Semiconductor device and capacitor device and manufacture thereof
TW454294B (en) Method for fabricating a capacitor of a semiconductor device and the structure of the same
US5272107A (en) Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPS5814560A (ja) 半導体装置の製造方法
JPH06310654A (ja) 半導体装置及びその製造方法
JPS6022502B2 (ja) 半導体装置の製造方法
JPS5756942A (en) Manufacture of silicon semiconductor device
GB1495377A (en) Method of manufacturing a charge transfer device
JPS598356A (ja) 半導体集積回路装置の製造方法
JPH04171975A (ja) 容量素子及びその製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JPS61145854A (ja) 半導体装置
JPS5984460A (ja) 半導体装置用キヤパシタの製造方法
JPS6430252A (en) Semiconductor device
KR950010877B1 (ko) 산화티타늄 유전층 커패시터 형성방법
JPS6242392B2 (ja)
JPS5931239B2 (ja) 薄膜回路素子の製造方法
JPS58103131A (ja) 化合物半導体装置の製造方法
JPH0824118B2 (ja) 半導体装置の製造方法
JPS6455852A (en) Semiconductor device
JPS61133636A (ja) 半導体装置の製造方法
JPS6477941A (en) Semiconductor device and manufacture thereof
JPH06338588A (ja) Misキャパシターとその製造方法