JPS58145145A - 半導体装置の素子間分離絶縁膜の形成方法 - Google Patents
半導体装置の素子間分離絶縁膜の形成方法Info
- Publication number
- JPS58145145A JPS58145145A JP2951582A JP2951582A JPS58145145A JP S58145145 A JPS58145145 A JP S58145145A JP 2951582 A JP2951582 A JP 2951582A JP 2951582 A JP2951582 A JP 2951582A JP S58145145 A JPS58145145 A JP S58145145A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- isolation insulating
- insulating film
- film
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の素子間分離絶縁領域を形成する
方法に関するものである。
方法に関するものである。
従来、半導体装置の製造に当って、薄い窒化膜を選択酸
化の分離剤として用いて高温長時間の熱酸化を行ない、
素子間分離絶縁領域を形成する方法が知られている。こ
の方法は選択酸化法としてシリコンを材料としたＭＯ８
形テハイスのフィールド領域の厚い酸化膜形成やバイポ
ーラ形デバイスの分離の酸化膜などあらゆるテハイスの
８！！遣方法に一般的に用いられている。ところか、こ
の方法ではシリコンの横方向の酸化作用によって、酸化
しゃへいのための窒化膜の下にも酸化膜が拡がってゆき
、この窒化膜を除去した後に酸化膜が残ってしまう、い
わゆる「バーズビーク」とよばれる形状を示す構造をも
つようになり、最小線幅が１ミクロンなら両１１１１に
０．５ミクロン、計１ミクロンのバーズビークが発生し
、線幅２ミクロン以下の加工が困難であった。また、従
来の方法では、半導体表面に選択的に窒化＃を形成する
際には、何らかのマスク材料で不要な部分をおおった稜
に、と 更に必要な領域Ｗ窒化する２段階の方法かとられ工程が
煩雑に力る欠点があった。
化の分離剤として用いて高温長時間の熱酸化を行ない、
素子間分離絶縁領域を形成する方法が知られている。こ
の方法は選択酸化法としてシリコンを材料としたＭＯ８
形テハイスのフィールド領域の厚い酸化膜形成やバイポ
ーラ形デバイスの分離の酸化膜などあらゆるテハイスの
８！！遣方法に一般的に用いられている。ところか、こ
の方法ではシリコンの横方向の酸化作用によって、酸化
しゃへいのための窒化膜の下にも酸化膜が拡がってゆき
、この窒化膜を除去した後に酸化膜が残ってしまう、い
わゆる「バーズビーク」とよばれる形状を示す構造をも
つようになり、最小線幅が１ミクロンなら両１１１１に
０．５ミクロン、計１ミクロンのバーズビークが発生し
、線幅２ミクロン以下の加工が困難であった。また、従
来の方法では、半導体表面に選択的に窒化＃を形成する
際には、何らかのマスク材料で不要な部分をおおった稜
に、と 更に必要な領域Ｗ窒化する２段階の方法かとられ工程が
煩雑に力る欠点があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、シリコン基板のエツチングと熱酸化
によって、半導体基板上に素子分離絶縁膜形成領域に形
成する方法を提供することケ目的としている。
になされたもので、シリコン基板のエツチングと熱酸化
によって、半導体基板上に素子分離絶縁膜形成領域に形
成する方法を提供することケ目的としている。
以下、本発明の一実施例を図について説明する。
第１図Ａ −Ｃはこの発明の一実施例の主要段階におけ
る状態を示す断面図である。゛まず、第１図Ａに示すよ
うに、シリコン基板ｉ１１の表面上に通常のレジスト膜
（２）全形成し、このレジスト膜（２）に窓（３）を設
けて素子分離絶縁膜形成領域を位置っけする。
る状態を示す断面図である。゛まず、第１図Ａに示すよ
うに、シリコン基板ｉ１１の表面上に通常のレジスト膜
（２）全形成し、このレジスト膜（２）に窓（３）を設
けて素子分離絶縁膜形成領域を位置っけする。
つづいて、この窓（３）を有するレジスト膜（２）をマ
スクとしてリアクティブイオンエツチング法、リアクテ
ィブスパッタエツチング法などシリコン基板の深さ方向
にエツチング能カケもつ異方性エツチング法を用いて第
１図Ｂに示すような断面形状の凹部（４）全形成する。
スクとしてリアクティブイオンエツチング法、リアクテ
ィブスパッタエツチング法などシリコン基板の深さ方向
にエツチング能カケもつ異方性エツチング法を用いて第
１図Ｂに示すような断面形状の凹部（４）全形成する。
次に、レジスト膜（２）全除去した後、シリコン基板（
２）に熱酸化を施すことによって、第１図Ｃに示すよう
に凹′ＦＡ（４）は酸化膜によって埋められ素子分離絶
縁膜（５）が形成され、更に分離領域外に生じた熱酸化
膜を除去することによって素子表面の平坦化も可能とな
る。
２）に熱酸化を施すことによって、第１図Ｃに示すよう
に凹′ＦＡ（４）は酸化膜によって埋められ素子分離絶
縁膜（５）が形成され、更に分離領域外に生じた熱酸化
膜を除去することによって素子表面の平坦化も可能とな
る。
このようにして、シリコン基板の任意の領域に書現性よ
く素子分離絶縁膜を形成することができ、「バーズビー
ク」を生じることもなくその幅１１ミクロン以下にする
ことも容易である。なお、シリコン基板の熱酸化には水
累Ｈ２／酸素ｏ２ 、塩化水素ＨＣ１酸化などの高圧ま
たは常圧熱酸化を用いることができる。
く素子分離絶縁膜を形成することができ、「バーズビー
ク」を生じることもなくその幅１１ミクロン以下にする
ことも容易である。なお、シリコン基板の熱酸化には水
累Ｈ２／酸素ｏ２ 、塩化水素ＨＣ１酸化などの高圧ま
たは常圧熱酸化を用いることができる。
゛また、上記実施例ではシリコン基板の熱酸化によって
素子分離絶縁膜を形成する場合を示したが、シリコン基
板に不純物を多重に含有するときの熱酸化速度の増大を
利用して素子分離領域を酸化膜で形成する方法も利用で
きる。
素子分離絶縁膜を形成する場合を示したが、シリコン基
板に不純物を多重に含有するときの熱酸化速度の増大を
利用して素子分離領域を酸化膜で形成する方法も利用で
きる。
以上説明したように、この発明ではシリコン基板の所要
領域の主面部にエツチングを施して凹部を形成し、熱酸
化によってその凹部を酸化膜で埋めて素子間分離絶縁膜
を構成するので、従来の方法におけるような「バーズビ
ーク」を生じることも斤く、かつ、再現性良く微細寸法
の素子間分離絶縁膜が得られる。
領域の主面部にエツチングを施して凹部を形成し、熱酸
化によってその凹部を酸化膜で埋めて素子間分離絶縁膜
を構成するので、従来の方法におけるような「バーズビ
ーク」を生じることも斤く、かつ、再現性良く微細寸法
の素子間分離絶縁膜が得られる。
第１図Ａ −Ｏｆまこの発明の一実施例の主要段階にお
ける状態を示す断面図である。 図において、（１）はシリコン基板、（４）は凹部、（
５）は素子分離絶縁膜である。 なお、図中同一符号は同一または相当部分を示す。
ける状態を示す断面図である。 図において、（１）はシリコン基板、（４）は凹部、（
５）は素子分離絶縁膜である。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ＋１１ シリコン基板の主面部の一部にエツチングを
施して凹部を形成した後に、上記シリコン基板の上記主
面部を熱酸化して上記凹部を埋める酸化膜を形成するこ
とを特徴とする半導体装置の素子間分離絶縁膜の形成方
法。 （２） シリコン基板のエツチングには反応性イオン
エツチングなどの異方性エツチング方法を用いて微細な
凹部を形成することを特徴とする特許請求の範囲第１項
記載の半導体装置の素子間分離絶縁膜の形成方法。 （３） シリコン基板の主面部の熱酸化に水素／酸素
混合気体−Ｐ−雰囲気での高圧熱酸化を用いることを特
徴とする特許請求の範囲第１項または第２項記載の半導
体装置の素子分離絶縁膜の形成方法。 （４） シリコン基板の主面部の熱酸化に水素／酸素
混合気体雰囲気での常圧熱酸化を用いることを特徴とす
る特許請求の範囲第１項または第２項記載の半導体装置
の素子分離絶縁膜の形成方法。 （５） シリコン基板の主面部の熱酸化に塩化水素気体
−雰囲気での高圧熱酸化を用いることを特徴とする特許
請求の範囲第１項または第２項記載の半導体装置の素子
分離絶縁膜の形成方法。 （６） シリコン基板の主面部の熱酸化に塩化水素気
体工雰囲気での常圧熱酸化を用いることを特徴とする特
許請求の範囲第１項または第２項記載の半導体装置の素
子分離絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2951582A JPS58145145A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の素子間分離絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2951582A JPS58145145A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の素子間分離絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145145A true JPS58145145A (ja) | 1983-08-29 |
Family
ID=12278228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2951582A Pending JPS58145145A (ja) | 1982-02-22 | 1982-02-22 | 半導体装置の素子間分離絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145145A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130940A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1982
- 1982-02-22 JP JP2951582A patent/JPS58145145A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130940A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333964A (en) | Method of making integrated circuits | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH0413854B2 (ja) | ||
| JPS58145145A (ja) | 半導体装置の素子間分離絶縁膜の形成方法 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JPS62120051A (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPS6231492B2 (ja) | ||
| JPS5871638A (ja) | エツチング方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JP2876612B2 (ja) | 半導体装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPS59132141A (ja) | 半導体装置の製造方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JP2664458B2 (ja) | 素子分離方法 | |
| JPS60177646A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6265437A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| JPS6339103B2 (ja) | ||
| JPH0713999B2 (ja) | 半導体装置の製造方法 |