JPS58139541A - 受信信号同期方式 - Google Patents
受信信号同期方式Info
- Publication number
- JPS58139541A JPS58139541A JP57021090A JP2109082A JPS58139541A JP S58139541 A JPS58139541 A JP S58139541A JP 57021090 A JP57021090 A JP 57021090A JP 2109082 A JP2109082 A JP 2109082A JP S58139541 A JPS58139541 A JP S58139541A
- Authority
- JP
- Japan
- Prior art keywords
- register
- value
- width
- space
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はワード同明方式のデータ通信における受信信号
同明方式の改ＵＫ関するものである。
同明方式の改ＵＫ関するものである。
従来ワード同明方式のデータ通信では第１図に示すブロ
ック図のごとく、同期引込制御部１．サンプリングパル
ス全生部２．直並列変換部３．データビット計数部４に
より、信号キャリア受信後の同期キャラクタ検出、同期
キャラクタ検出後のスタートビット検出に伴うサンプリ
ングクロックの同期化及びデータ胱暇制御を行っていた
。この方式の動作を第２図のタイムチャートと合せて説
明する。ＣＬＫ−１は独立し７た自走クロック、Ｒ−Ｍ
ＯＤＥは信号キャリア受信中Ｈレベルになる信号であり
。
ック図のごとく、同期引込制御部１．サンプリングパル
ス全生部２．直並列変換部３．データビット計数部４に
より、信号キャリア受信後の同期キャラクタ検出、同期
キャラクタ検出後のスタートビット検出に伴うサンプリ
ングクロックの同期化及びデータ胱暇制御を行っていた
。この方式の動作を第２図のタイムチャートと合せて説
明する。ＣＬＫ−１は独立し７た自走クロック、Ｒ−Ｍ
ＯＤＥは信号キャリア受信中Ｈレベルになる信号であり
。
ＮＡＮＤゲート５にてＲ−ＭＯＤＥにより制御されだＣ
ＬＫ−１でサンプリングパルス発生部２が動作しデータ
ビットの中央でサンプリングパルスを発生させる。この
サンプリングパルスにより、直並列変換部３では直列デ
ータＲＤを後段回路の読取単位の並列信号に変換すると
ともに、データビノト計数部４ではサンプリングパルス
数を４１数し７だ結束でデータ読つ単位毎に割込を発生
きせることで受信動作が行われる。
ＬＫ−１でサンプリングパルス発生部２が動作しデータ
ビットの中央でサンプリングパルスを発生させる。この
サンプリングパルスにより、直並列変換部３では直列デ
ータＲＤを後段回路の読取単位の並列信号に変換すると
ともに、データビノト計数部４ではサンプリングパルス
数を４１数し７だ結束でデータ読つ単位毎に割込を発生
きせることで受信動作が行われる。
一方、同期引込制御部１では、 Ｒ−ＭＯＤＥが１１
レベルとなり全ビットマークの同期キャラクタを受信し
た後、第２図に示す如くスタートピノ［・と１．ｃるス
ペース信号を検出し、スペース信号の前縁で同期引込信
号ａを発生させ、この信月によりＲＤビットの中上・で
ザンプリングパルスｂが発生するようにサンプリングパ
ルス発生部２を同！１ＪＩ化すイ）。
レベルとなり全ビットマークの同期キャラクタを受信し
た後、第２図に示す如くスタートピノ［・と１．ｃるス
ペース信号を検出し、スペース信号の前縁で同期引込信
号ａを発生させ、この信月によりＲＤビットの中上・で
ザンプリングパルスｂが発生するようにサンプリングパ
ルス発生部２を同！１ＪＩ化すイ）。
このような従来の方式の欠点は、伝送路で（１【畳され
るスペースビット相当のノイズに」＝り同期引込信号が
行われ、それ以後に受信する貞のスペースビットを児逃
し受信障害を起す「１１能性が友きいことである。この
ような障害は伝送路の中間に中継局、切換器等の別装置
が存在する場合特に顕著となる。
るスペースビット相当のノイズに」＝り同期引込信号が
行われ、それ以後に受信する貞のスペースビットを児逃
し受信障害を起す「１１能性が友きいことである。この
ような障害は伝送路の中間に中継局、切換器等の別装置
が存在する場合特に顕著となる。
本発明は受信動作開始の起へとなるスタートビ７ト（ス
ペース信号）のビット幅を、伝送杓号にのスペース信号
からビット幅を自己トレーニング−：う する機能により判定を行い、受信動作を開始する条件な
唯密にすることを特徴とし、その目的は伝送路上で発生
するノイズにより受信動作を開始し真のスタートビット
を県逃す誤動作を軽減することにある。
ペース信号）のビット幅を、伝送杓号にのスペース信号
からビット幅を自己トレーニング−：う する機能により判定を行い、受信動作を開始する条件な
唯密にすることを特徴とし、その目的は伝送路上で発生
するノイズにより受信動作を開始し真のスタートビット
を県逃す誤動作を軽減することにある。
Ｐ８３図に示す実施例において、同期引込制御部Ｉ、サ
ンプリングパルス発生部２．直ｑ（２列変換部３、デー
タヒ゛ノド言ＩＡダ部ｌＩ、ＮＡＮＤゲート５．の接続
と動作は第１図、第２図により示した従来の実施例の説
明と同様である。ＲＤがＬレベルすなワチスペースの間
ＮＡＮＤゲート６およびインバータ８により、カウンタ
１０のクロック端子にＣＬＫ−１より高速のＣＬＫ−２
が人力し２ カウンタ１０ではＣＩ、に−２を計数する
ことによりスペースの幅を検出する。カウンタ］０の値
は同１０１引込制？ＫＩ部１の同期引込信号でリセット
すれた後、スペースの幅を検出Ｌ２その値をスペースビ
ット後縁検出部９の出力信号によりし／メタ１１にセッ
トした後画度リセットされろ。し／メタ１１の値はコン
パレータ１３でし／メタ１２に設定されている値と比較
され、レン − Ｘ 夕１２ ノ値よりも小さい場合には一定のタイミン
グでレジスタ１２のクロック端子にセント信号を出力し
し／メタ１２の値をし／メタ１１の値に更新する。
ンプリングパルス発生部２．直ｑ（２列変換部３、デー
タヒ゛ノド言ＩＡダ部ｌＩ、ＮＡＮＤゲート５．の接続
と動作は第１図、第２図により示した従来の実施例の説
明と同様である。ＲＤがＬレベルすなワチスペースの間
ＮＡＮＤゲート６およびインバータ８により、カウンタ
１０のクロック端子にＣＬＫ−１より高速のＣＬＫ−２
が人力し２ カウンタ１０ではＣＩ、に−２を計数する
ことによりスペースの幅を検出する。カウンタ］０の値
は同１０１引込制？ＫＩ部１の同期引込信号でリセット
すれた後、スペースの幅を検出Ｌ２その値をスペースビ
ット後縁検出部９の出力信号によりし／メタ１１にセッ
トした後画度リセットされろ。し／メタ１１の値はコン
パレータ１３でし／メタ１２に設定されている値と比較
され、レン − Ｘ 夕１２ ノ値よりも小さい場合には一定のタイミン
グでレジスタ１２のクロック端子にセント信号を出力し
し／メタ１２の値をし／メタ１１の値に更新する。
レジスタ１２はイニシャル時データ設定制御部１５によ
りデータ１ビツトの幅より十分大きい値（全ビット１）
に設定しておく。し／メタ１１の値はまたコンパレータ
１４で、レジスタ１２に設定されている内容からデータ
設定制＠部１５よりｌｉｄ力する１ビット幅当りのマー
ノンを引いた値と比較される。そノ結果し／メタ１１の
値が小のときにはコンパレータ１４から直並列変換部３
にキャンセル信号を与λ−２直並列変換部３の内容を強
制的に全ビットマークにする。
りデータ１ビツトの幅より十分大きい値（全ビット１）
に設定しておく。し／メタ１１の値はまたコンパレータ
１４で、レジスタ１２に設定されている内容からデータ
設定制＠部１５よりｌｉｄ力する１ビット幅当りのマー
ノンを引いた値と比較される。そノ結果し／メタ１１の
値が小のときにはコンパレータ１４から直並列変換部３
にキャンセル信号を与λ−２直並列変換部３の内容を強
制的に全ビットマークにする。
以上説明したような動作により、データ受信中にスペー
スビット幅検出の自己トレーニング機能が働き、／ツタ
等による最短ビット幅がレジスタ１２にセットされ、こ
の値によりスタートビットとノイズとを判定する。そこ
で同期引込制御部１の受信動作が誤って生じても直並列
変換部３のデータをキャンセルすることで即時に修市す
ることにより貞のスタートビット できる。
スビット幅検出の自己トレーニング機能が働き、／ツタ
等による最短ビット幅がレジスタ１２にセットされ、こ
の値によりスタートビットとノイズとを判定する。そこ
で同期引込制御部１の受信動作が誤って生じても直並列
変換部３のデータをキャンセルすることで即時に修市す
ることにより貞のスタートビット できる。
以上説明したごとく本発明によれば，ワード同…Ｊ方式
における信号受信時に全ビットマークの同期キャラクタ
受信後のスタートビット（スペース）待受は時に，伝送
路に重畳されるノイズをスタートビットと誤認して受信
回路が動作して真のスタートを見逃すような誤動作を軽
減できる。
における信号受信時に全ビットマークの同期キャラクタ
受信後のスタートビット（スペース）待受は時に，伝送
路に重畳されるノイズをスタートビットと誤認して受信
回路が動作して真のスタートを見逃すような誤動作を軽
減できる。
【図面の簡単な説明】
第１図は従来の受信信号同期方式を示すブロック図，第
２図は第１図のブロック図のタイムチャート、第３図は
本発明方式の一実施例のブロック図であり，１は同期引
込制御部，２はサンプリングパルス発生部，３は直並列
変換部，４はデータビット計数部， ５，６．７はＮ
ＡＮＤゲート、８はインバータ、９はスペースビット後
縁検出部，１０はカウンタ、 １１．１２はレジスタ、
１３．１４はコンパレータ。 １５はデータ設定制御部である。 代理人弁理士 薄 １）利 幸
２図は第１図のブロック図のタイムチャート、第３図は
本発明方式の一実施例のブロック図であり，１は同期引
込制御部，２はサンプリングパルス発生部，３は直並列
変換部，４はデータビット計数部， ５，６．７はＮ
ＡＮＤゲート、８はインバータ、９はスペースビット後
縁検出部，１０はカウンタ、 １１．１２はレジスタ、
１３．１４はコンパレータ。 １５はデータ設定制御部である。 代理人弁理士 薄 １）利 幸
Claims (1)
- 【特許請求の範囲】 同期引込制御部、サンプリングパルス発生部。 直並列変換部、データビット割数部から構成するデータ
受信部において、同期引込信号でリセノ［・後スペース
ピノｌ−幅をクロックをカウントすることにより検出し
７だ値を次段のレジスタ１にセントした後スペースビッ
ト後縁でリセットされるカウ／タト、最短スペースピノ
Ｉ・幅を記憶しているレジスタ２の値とレジスタｌの値
を比較しレジスタ１の値が小の場合のみレジスタ１の値
をレジスタ２にセットする信号を出力するコンパレータ
１と。 レジスタ２の値から一定マージンを差し引いた値とレジ
スタ１の値を比較し、レジスタ１の値が小のとき直並列
変換部にキャンセル信号を出力し、。 サンプリングパルスにより直並列変換部に人力（７だ誤
ったスペーステータをキャンセルするこトラ％徴とする
受信信号同期方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021090A JPS58139541A (ja) | 1982-02-15 | 1982-02-15 | 受信信号同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57021090A JPS58139541A (ja) | 1982-02-15 | 1982-02-15 | 受信信号同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58139541A true JPS58139541A (ja) | 1983-08-18 |
Family
ID=12045167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57021090A Pending JPS58139541A (ja) | 1982-02-15 | 1982-02-15 | 受信信号同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58139541A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5951935A (ja) * | 1982-08-04 | 1984-03-26 | バイエル・アクチエンゲゼルシヤフト | 熱可塑性成形組成物 |
-
1982
- 1982-02-15 JP JP57021090A patent/JPS58139541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5951935A (ja) * | 1982-08-04 | 1984-03-26 | バイエル・アクチエンゲゼルシヤフト | 熱可塑性成形組成物 |
| JPH0452296B2 (ja) * | 1982-08-04 | 1992-08-21 | Bayer Ag |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611336A (en) | Frame synchronization for distributed framing pattern in electronic communication systems | |
| JPS58139541A (ja) | 受信信号同期方式 | |
| JP3085448B2 (ja) | 通信システム | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| GB2080076A (en) | Improvements in or relating to timing circuits for pcm reception | |
| US5148450A (en) | Digital phase-locked loop | |
| JPH02244844A (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| JP2617575B2 (ja) | データ速度変換回路 | |
| US7502388B2 (en) | Hot synchronization device of an asynchronous frame receiver | |
| JPH084263B2 (ja) | フレ−ム信号同期検出回路 | |
| GB1575893A (en) | Data sync aquisition in an asynchronous binary address decder | |
| JP2715953B2 (ja) | 同期回路 | |
| JPS62281534A (ja) | フレ−ム同期パタ−ン相関検出回路 | |
| JPS5911056A (ja) | 調歩同期式通信方式 | |
| RU1777143C (ru) | Устройство управлени динамической пам тью | |
| SU1348813A1 (ru) | Устройство дл ввода информации | |
| JPS6317380B2 (ja) | ||
| JP2526705B2 (ja) | フレ―ム同期保護装置 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JPS63311829A (ja) | 受信同期回路 | |
| JPS62160834A (ja) | Ａｉｓ信号受信回路 | |
| JPH06125356A (ja) | 同期回路 | |
| WO1998004062A1 (en) | Method and circuit for data regeneration of a data stream | |
| JPH01137728A (ja) | シリアル／パラレル変換の回路装置 | |
| JPH0451715A (ja) | クロック発生回路 |