JPS58125087A - マトリツクス型液晶表示装置 - Google Patents
マトリツクス型液晶表示装置Info
- Publication number
- JPS58125087A JPS58125087A JP57009189A JP918982A JPS58125087A JP S58125087 A JPS58125087 A JP S58125087A JP 57009189 A JP57009189 A JP 57009189A JP 918982 A JP918982 A JP 918982A JP S58125087 A JPS58125087 A JP S58125087A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- thin film
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマ） ＩＪラックス液晶表示装置に関し、より
詳しくは、各絵素に薄膜トランジスタを付加したマトリ
ックス型液晶表示装置の表示品位の改良に関するもので
ある。
詳しくは、各絵素に薄膜トランジスタを付加したマトリ
ックス型液晶表示装置の表示品位の改良に関するもので
ある。
一般に、各絵素にＭＯＳトランジスタあるいは薄膜トラ
ンジスタ（ＴＰＴ）などのスイッチング素子を付加する
ことにより、液晶表示装置の高デユーテイ化および高コ
ントラスト表示化を達成することができる。
ンジスタ（ＴＰＴ）などのスイッチング素子を付加する
ことにより、液晶表示装置の高デユーテイ化および高コ
ントラスト表示化を達成することができる。
ＭＯＳトランジスタを各絵素に付加することは、基板が
シリコン（Ｓｉ）に限られるために、液晶表示装置の大
面積表示が困難で基板も高価となり、偏光フィルタを２
枚使用する表示コントラストの優れたＴＮ −ＦＥＭに
は不適当であるのに対し、ガラス基板」−に薄膜トラン
ジスタを形成した液晶表示装置では、各絵素にＭＯＳト
ランジスタを付加する場合の上記のような制約がないた
め、注目されている。
シリコン（Ｓｉ）に限られるために、液晶表示装置の大
面積表示が困難で基板も高価となり、偏光フィルタを２
枚使用する表示コントラストの優れたＴＮ −ＦＥＭに
は不適当であるのに対し、ガラス基板」−に薄膜トラン
ジスタを形成した液晶表示装置では、各絵素にＭＯＳト
ランジスタを付加する場合の上記のような制約がないた
め、注目されている。
そこで、先ず、第１図の等価回路を参照して、各絵素に
薄膜トランジスタを付加したマトリックス型液晶表示装
置の動作原理を説明する。
薄膜トランジスタを付加したマトリックス型液晶表示装
置の動作原理を説明する。
第１図に示すように、上記マトリックス型液晶表示装置
の各絵素１０には、薄膜トランジスタ１１と薄膜コンデ
ンサ１２が夫々１個づつ付加されており、薄膜コンデン
サ１２と液晶の静電容量１３とは並列に接続され、また
、薄膜トランジスタ１１と薄膜コンデンサ１２とは直列
に接続されている。
の各絵素１０には、薄膜トランジスタ１１と薄膜コンデ
ンサ１２が夫々１個づつ付加されており、薄膜コンデン
サ１２と液晶の静電容量１３とは並列に接続され、また
、薄膜トランジスタ１１と薄膜コンデンサ１２とは直列
に接続されている。
上記各絵素１０の表示は、薄膜トランジスタ１１のゲー
ト電極と接続した行電極１４に走査信号を与え、上記薄
膜トランジスタ１１のソース電極と接続した列電極１５
にデータ信号を与えることにより、薄膜コンデンサ１２
の充放電を制御、即ち、液晶に印加される電圧を制御し
て行われる。
ト電極と接続した行電極１４に走査信号を与え、上記薄
膜トランジスタ１１のソース電極と接続した列電極１５
にデータ信号を与えることにより、薄膜コンデンサ１２
の充放電を制御、即ち、液晶に印加される電圧を制御し
て行われる。
上記の如き動作原理を有するマｌ−ＩＪフックズ液晶表
示装置としては、従来より、第２図に示すようなものが
一般に知られている。
示装置としては、従来より、第２図に示すようなものが
一般に知られている。
上記第２図において、２１は薄膜トランジスタ、２２は
薄膜コンデンサ１２の一方の電極であって薄膜トランジ
スタ２１のドレイン電極および表示電極を兼ねている。
薄膜コンデンサ１２の一方の電極であって薄膜トランジ
スタ２１のドレイン電極および表示電極を兼ねている。
２４は薄膜トランジスタ２１のゲート電極と接続した行
電極、２５は上記薄膜トランジスタのソース電極と接続
した列電極、２６は上記行電極２４と列電極２５を絶縁
するための絶縁膜である。これら行電極２４と列電極２
５は、各絵素１０間に形成されている。
電極、２５は上記薄膜トランジスタのソース電極と接続
した列電極、２６は上記行電極２４と列電極２５を絶縁
するための絶縁膜である。これら行電極２４と列電極２
５は、各絵素１０間に形成されている。
上記のような従来のマトリックス型液晶表示装置で明る
い表示画向を得ようとすれば、行電極２４および列電極
２５の材料として透明導電膜を使用すればよい。
い表示画向を得ようとすれば、行電極２４および列電極
２５の材料として透明導電膜を使用すればよい。
ところが、透明導電膜の面抵抗は、最良のものでも１０
Ω／口と金属と比べて大きく、行電極２４および列電極
２５での電圧降下のため、薄膜トランジスタの正常動作
が望めない。例えば、１００７口の透明導電膜を、“絵
素ピッチ１０００μｍ、絵素寸法９７０μｍのマトリッ
クス型液晶表示装置に適用すれは、行電極２４および列
電極２５の形成のために残された領域は３０μｍ未満と
なって、例えば、行電極２４および列電極２５の巾は１
０μｍとなり、このとき、１１Ｇ隔てた液晶表示装置の
両端では、約１１０にΩの抵抗値が生じることになり、
１００ライン走査を１／６ｏ秒のフィールド周波数で行
うとり薄膜コンデンサ１２の静電容量Ｃｓ がＣｓ−Ｑ
、ｌｎＦ／−で、薄膜トランジスタ２１のオン抵抗が通
常１００にΩであるから、この電圧降下は無視できない
ことになる。
Ω／口と金属と比べて大きく、行電極２４および列電極
２５での電圧降下のため、薄膜トランジスタの正常動作
が望めない。例えば、１００７口の透明導電膜を、“絵
素ピッチ１０００μｍ、絵素寸法９７０μｍのマトリッ
クス型液晶表示装置に適用すれは、行電極２４および列
電極２５の形成のために残された領域は３０μｍ未満と
なって、例えば、行電極２４および列電極２５の巾は１
０μｍとなり、このとき、１１Ｇ隔てた液晶表示装置の
両端では、約１１０にΩの抵抗値が生じることになり、
１００ライン走査を１／６ｏ秒のフィールド周波数で行
うとり薄膜コンデンサ１２の静電容量Ｃｓ がＣｓ−Ｑ
、ｌｎＦ／−で、薄膜トランジスタ２１のオン抵抗が通
常１００にΩであるから、この電圧降下は無視できない
ことになる。
そこで、行電極２４および列電極２５として、アルミニ
ウム（ＡＩ）もしくは金（Ａｕ）等の金属を使用すれば
、上記の電圧降下の問題は解決するが、このようなマｌ
−ＩＪソックス液晶表示装置では、格子状にアルミニウ
ム（ＡＩりもしくは金（Ａｕ）の金属配線がなされるこ
とになり、開口率が低下し、表示画面が非常に暗いもの
となって表示品位の著しい低下をもたらすことになる。
ウム（ＡＩ）もしくは金（Ａｕ）等の金属を使用すれば
、上記の電圧降下の問題は解決するが、このようなマｌ
−ＩＪソックス液晶表示装置では、格子状にアルミニウ
ム（ＡＩりもしくは金（Ａｕ）の金属配線がなされるこ
とになり、開口率が低下し、表示画面が非常に暗いもの
となって表示品位の著しい低下をもたらすことになる。
本発明は従来のマトリックス型液晶表示装置における上
記事情に鑑みてなされたものであって、行電極および列
電極を透明電極膜とするとともに、（５） 積層配線技術を用いて行電極および列電極の形成場所と
して表示電極の領域をも利用することにより、行電極お
よび列電極の巾を広くし、透明導電膜の使用による電圧
降下を改善するとともに、明るい表示画向がｔ４られる
ようにしたマトリックス型液晶表示装置を提供すること
を目的としている。
記事情に鑑みてなされたものであって、行電極および列
電極を透明電極膜とするとともに、（５） 積層配線技術を用いて行電極および列電極の形成場所と
して表示電極の領域をも利用することにより、行電極お
よび列電極の巾を広くし、透明導電膜の使用による電圧
降下を改善するとともに、明るい表示画向がｔ４られる
ようにしたマトリックス型液晶表示装置を提供すること
を目的としている。
本発明の実施例を、第３図（ａｌおよび第３図（ｂ）を
参照しながら説明する。
参照しながら説明する。
第３図（ａｌおよび第３図（ｂｌにおいて、３ｏはガラ
ス等の透明基板であって、該透明基板３ｏには、１５０
０オングストローム（１０Ω／口）の透明導電膜を電子
ビーム蒸着した後、該透明導電膜を巾２００μ乳、抜き
中８００μｍでフォトエツチングにより、ストライプ状
にパターン化して、薄膜トランジスタ３１の後述するゲ
ート電極４１と接続される行電極３２を形成する。
ス等の透明基板であって、該透明基板３ｏには、１５０
０オングストローム（１０Ω／口）の透明導電膜を電子
ビーム蒸着した後、該透明導電膜を巾２００μ乳、抜き
中８００μｍでフォトエツチングにより、ストライプ状
にパターン化して、薄膜トランジスタ３１の後述するゲ
ート電極４１と接続される行電極３２を形成する。
次に、絶縁膜３３として５ｉ０２をＣＶＤ法により０５
μｍないし３．０μｍ堆積した後、薄膜トランジスタ３
１の形成位置のα部分にスルーホールヲ開ける。
μｍないし３．０μｍ堆積した後、薄膜トランジスタ３
１の形成位置のα部分にスルーホールヲ開ける。
（６）
−に記スルーホールの形成は、ＣＦ ４プラズマで５ｉ
０２をドライエツチングすることにより行う。
０２をドライエツチングすることにより行う。
上記スルーホールの形成後、１５００オングストローム
（１０Ω／口）の透明導電膜を透明基板３０に電子ビー
ム蒸着し、該透明導電膜を中２００μｍ、抜き中８００
μｍでフォトエツチングによりストライプ状にパターン
化して、薄膜トランジスタ３１の後述するソース電極４
４と接続される列電極３４を形成する。
（１０Ω／口）の透明導電膜を透明基板３０に電子ビー
ム蒸着し、該透明導電膜を中２００μｍ、抜き中８００
μｍでフォトエツチングによりストライプ状にパターン
化して、薄膜トランジスタ３１の後述するソース電極４
４と接続される列電極３４を形成する。
このとき、第３図（ａ）のβ部分、即ち、上記のスルー
ホールの周辺部分の透明導電膜も同時にエツチングする
。
ホールの周辺部分の透明導電膜も同時にエツチングする
。
次に、ＣＶＤ法により、５ｉ０２膜３５を０．５＃＋＋
。
。
ないし３．０μｍ堆積し、ＣＦ ４プラズマにより５ｉ
０２膜３５をドライエツチングして、第３図（ａ）に示
すα部分および上記列電極３４の７部分に夫々スルーホ
ールを形成スる。
０２膜３５をドライエツチングして、第３図（ａ）に示
すα部分および上記列電極３４の７部分に夫々スルーホ
ールを形成スる。
次に、１５００オングストローム（１０Ω／口）の透明
導電膜を電子ビーム蒸着し、第３図（ａｌに示すβ部分
および上記α部分の周辺のδ部分の透明導電膜をフォト
エツチングにより取り除く。上記透明導電膜は薄膜コン
デンサ１２の一方の電極３６となる。
導電膜を電子ビーム蒸着し、第３図（ａｌに示すβ部分
および上記α部分の周辺のδ部分の透明導電膜をフォト
エツチングにより取り除く。上記透明導電膜は薄膜コン
デンサ１２の一方の電極３６となる。
上記薄膜コンデンサ１２の絶縁膜３７として、５ｉ０２
をＣＶＤ法により０．６μｍ堆積した後、ＣＦ４プラズ
マでα部分および７部分の５ｉ０２をエツチングする。
をＣＶＤ法により０．６μｍ堆積した後、ＣＦ４プラズ
マでα部分および７部分の５ｉ０２をエツチングする。
次に、透明導電膜を１５００オングストローム（１０Ω
／口）蒸着して、表示電極のパターンにフォトエツチン
グし、上記薄膜コンデンサ１２の他方の電極としても機
能する表示電極３８を形成する。本実施例では、表示電
極３８は一辺９７０μｍの正方形内に形成され、隣接す
る絵素叫とは３０μｍの隔りがある。
／口）蒸着して、表示電極のパターンにフォトエツチン
グし、上記薄膜コンデンサ１２の他方の電極としても機
能する表示電極３８を形成する。本実施例では、表示電
極３８は一辺９７０μｍの正方形内に形成され、隣接す
る絵素叫とは３０μｍの隔りがある。
以上の操作により、行電極３２および列電極３４および
上記薄膜コンデンサ１２が形成される。
上記薄膜コンデンサ１２が形成される。
薄膜トランジスタ３１は、ゲート電極４１．ゲート絶縁
膜４２、半導体層４３、ソース電極４４、ドレイン電極
４５の順に形成する。
膜４２、半導体層４３、ソース電極４４、ドレイン電極
４５の順に形成する。
先ず、ゲート電極４１として、アルミニウム（ＡＩりあ
るいはタンタル（Ｔａ）を蒸着し、α部分のスルーホー
ルにより行電極３２と接続される。
るいはタンタル（Ｔａ）を蒸着し、α部分のスルーホー
ルにより行電極３２と接続される。
次に、ゲート電極４１をホウ酸アンモニウム水溶液中で
陽極酸化し、Ａ ｌ ２０３あるいはＴａ２０５のゲー
ト絶縁膜４２を形成する。ゲート絶縁膜４２は２００オ
ングストロームないし１００００オングストロームの膜
厚である。
陽極酸化し、Ａ ｌ ２０３あるいはＴａ２０５のゲー
ト絶縁膜４２を形成する。ゲート絶縁膜４２は２００オ
ングストロームないし１００００オングストロームの膜
厚である。
上記ゲート絶縁膜４２の上には、半導体層４３としてＣ
ｄＳ、ＳｉあるいはＣｄＳｅもしくはＴｅを３０オング
ストロームないし５０００オングストロ一ム蒸着し、そ
の後、ソース電極４４、ドレイン電極４５として、アル
ミニウム（ＡＩり、金（Ａｕ）もしくはニッケル（Ｎｉ
）を蒸着して薄膜トランジスタ３１が構成される。
。
ｄＳ、ＳｉあるいはＣｄＳｅもしくはＴｅを３０オング
ストロームないし５０００オングストロ一ム蒸着し、そ
の後、ソース電極４４、ドレイン電極４５として、アル
ミニウム（ＡＩり、金（Ａｕ）もしくはニッケル（Ｎｉ
）を蒸着して薄膜トランジスタ３１が構成される。
。
この時、上記ソース電極４４は、７部分のスルーホール
により列電極３４と接続される。
により列電極３４と接続される。
上記のようにして、薄膜トランジスタ３１の付加された
透明基板３０ともう一つの基板（図示せず。）とを所定
の距離を隔てて貼り合せ、液晶を封入することにより、
一つの液晶表示装置を形成している。
透明基板３０ともう一つの基板（図示せず。）とを所定
の距離を隔てて貼り合せ、液晶を封入することにより、
一つの液晶表示装置を形成している。
上記実施例では、絵素ピッチは１０００μｍ、行電極３
２および列電極３４の巾は２００μｍであった。
２および列電極３４の巾は２００μｍであった。
ところで、透明導電膜は１０Ω／口であるから、１１Ｃ
Ｉ＋＋隔てた両端では５．５にΩの抵抗となり、従来の
液晶表示装置の１１０にΩに比べて大きな改善がなされ
、通常の薄膜トランジスタ３１のオン抵抗がおよそ１０
０ＫΩであることから、充分に薄膜トランジスタ３１を
動作させることが確認された。
Ｉ＋＋隔てた両端では５．５にΩの抵抗となり、従来の
液晶表示装置の１１０にΩに比べて大きな改善がなされ
、通常の薄膜トランジスタ３１のオン抵抗がおよそ１０
０ＫΩであることから、充分に薄膜トランジスタ３１を
動作させることが確認された。
また、薄膜トランジスタ３１以外はすべて透明であるか
ら、透過光に対する開口率も高く、明るい画面を得るこ
とができる。
ら、透過光に対する開口率も高く、明るい画面を得るこ
とができる。
上記実施例においては、第２図に示す従来のマトリック
ス型液晶表示装置に比較して、行電極３２と列電極３４
間の容量が大きくなるが、例えば、絶縁膜３３の膜厚が
２．０μｍのとき、薄膜コンデンサ１２の１ ／ １０
０の電気容量となり、薄膜トランジスタ３１をドライブ
する上で何ら問題のないことが分る。
ス型液晶表示装置に比較して、行電極３２と列電極３４
間の容量が大きくなるが、例えば、絶縁膜３３の膜厚が
２．０μｍのとき、薄膜コンデンサ１２の１ ／ １０
０の電気容量となり、薄膜トランジスタ３１をドライブ
する上で何ら問題のないことが分る。
上記実施例では、先ず、行電極３２を形成し、次に列電
極３４を形成したが、これとは逆に、列電極３４を形成
した後、行電極３２を形成するようにしてもよい。
極３４を形成したが、これとは逆に、列電極３４を形成
した後、行電極３２を形成するようにしてもよい。
また、行電極３２と列電極３４の巾も同じである必要は
なく、薄膜コンデンサ１２の容量値に比べて、電極間の
ストレー容量が充分小さくなる条件の下に、任意に変化
させることができる。
なく、薄膜コンデンサ１２の容量値に比べて、電極間の
ストレー容量が充分小さくなる条件の下に、任意に変化
させることができる。
さらに、行電極３２と列電極３４とを絶縁している絶縁
膜３３も５ｉ０２に限定されるものではなく、Ｓｉ３Ｎ
４やその他の透明な金属酸化物、チフ化物等を使用でき
ることは言うまでもない。
膜３３も５ｉ０２に限定されるものではなく、Ｓｉ３Ｎ
４やその他の透明な金属酸化物、チフ化物等を使用でき
ることは言うまでもない。
以２Ｆ、詳述したことからも明らかなように、本発明は
、マｌ−ＩＪラックス液晶表示装置の行電極および列電
極の形成場所として表示電極の領域も利用するようにし
て透明導電膜により形成した行電極および列電極の１］
を広くするようにしたから、各絵素間に行および列電極
全形成する従来の液晶表示装置の欠点、すなわち、金属
配線することによる画面の暗さおよび透明導電膜を同一
面内の絵素間の配線に使用することによる電圧降下を小
さくし、明るい、表示品位のすぐれた液晶表示装置を提
供することができる。
、マｌ−ＩＪラックス液晶表示装置の行電極および列電
極の形成場所として表示電極の領域も利用するようにし
て透明導電膜により形成した行電極および列電極の１］
を広くするようにしたから、各絵素間に行および列電極
全形成する従来の液晶表示装置の欠点、すなわち、金属
配線することによる画面の暗さおよび透明導電膜を同一
面内の絵素間の配線に使用することによる電圧降下を小
さくし、明るい、表示品位のすぐれた液晶表示装置を提
供することができる。
第１図は薄膜トランジスタを付加したマトリックス型液
晶表示装置の等価回路図、第２図は従来のマトリックス
型液晶表示装置の甲面図、第３図（ａｌは本発明に係る
マｌ−ＩＪラックス液晶表示装置の一実施例の平面図、
第３図（ｂｌは第３図（ａｌの■−１′線断面図である
。 １２・・薄膜コンデンサ、３０・・・透明基板、３１・
・・薄膜トランジスタ、３２・・・行電極、３３・・・
絶縁膜、３４・・・列電極、３５・・・５ｉ０２膜、４
１・・・ゲート電極、４２・・・ゲート絶縁膜、４３・
・・半導体層、４４・・・ソース電極、４５・・・ドレ
イン電極。 特許出願人 社団法人日本電子工業振興協会はか１名代
理人弁理士青山 葆ばか２名
晶表示装置の等価回路図、第２図は従来のマトリックス
型液晶表示装置の甲面図、第３図（ａｌは本発明に係る
マｌ−ＩＪラックス液晶表示装置の一実施例の平面図、
第３図（ｂｌは第３図（ａｌの■−１′線断面図である
。 １２・・薄膜コンデンサ、３０・・・透明基板、３１・
・・薄膜トランジスタ、３２・・・行電極、３３・・・
絶縁膜、３４・・・列電極、３５・・・５ｉ０２膜、４
１・・・ゲート電極、４２・・・ゲート絶縁膜、４３・
・・半導体層、４４・・・ソース電極、４５・・・ドレ
イン電極。 特許出願人 社団法人日本電子工業振興協会はか１名代
理人弁理士青山 葆ばか２名
Claims (4)
- （１）各絵素に薄膜トランジスタを付加したマトリック
ス型液晶表示装置であって、上記薄膜トランジスタのゲ
ート電極に接続した行電極とソース電極に接続した列電
極とを絶縁膜の上下に夫々層をなすように形成するとと
もに、これら行電極および列電極をＩｎ２Ｏ３，５ｎ０
２等からなる透明導電膜で形成したことを特徴とするマ
トリックス型温晶表示装置。 - （２）上記各絵素に透明電極、からなる薄膜コンデンサ
を付加したことを特徴とする特許請求の範囲第１項記載
のマＦ’ｌＪツクス型液晶表示装置。 - （３）」二記絶縁膜が５ｉ０２もしくはＳｉ３Ｎ４のい
ずれかであることを特徴とする特許請求の範囲第１項ま
たは第２項記載のマトリックス型液晶表示装置。 - （４） 上記絶縁膜が５ｉ０２とＳｉ３Ｎ４とを重ね
たものであることを特徴とする特許請求の範囲第１項ま
たは第２項記載のマトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009189A JPS58125087A (ja) | 1982-01-21 | 1982-01-21 | マトリツクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57009189A JPS58125087A (ja) | 1982-01-21 | 1982-01-21 | マトリツクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58125087A true JPS58125087A (ja) | 1983-07-25 |
| JPH0444251B2 JPH0444251B2 (ja) | 1992-07-21 |
Family
ID=11713573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57009189A Granted JPS58125087A (ja) | 1982-01-21 | 1982-01-21 | マトリツクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58125087A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184517A (ja) * | 1985-02-12 | 1986-08-18 | Sharp Corp | 薄膜素子 |
| WO1991002999A1 (en) * | 1989-08-14 | 1991-03-07 | Hitachi, Ltd. | Thin-film transistor substrate, method of producing the same, liquid crystal display panel, and liquid crystal display device |
| US5552615A (en) * | 1982-04-30 | 1996-09-03 | Seiko Epson Corporation | Active matrix assembly with double layer metallization over drain contact region |
| US5573959A (en) * | 1982-04-30 | 1996-11-12 | Seiko Epson Corporation | Method of forming a liquid crystal device |
| US5677547A (en) * | 1982-04-30 | 1997-10-14 | Seiko Epson Corporation | Thin film transistor and display device including same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665176A (en) * | 1979-10-31 | 1981-06-02 | Canon Kk | Display device |
-
1982
- 1982-01-21 JP JP57009189A patent/JPS58125087A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665176A (en) * | 1979-10-31 | 1981-06-02 | Canon Kk | Display device |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5552615A (en) * | 1982-04-30 | 1996-09-03 | Seiko Epson Corporation | Active matrix assembly with double layer metallization over drain contact region |
| US5573959A (en) * | 1982-04-30 | 1996-11-12 | Seiko Epson Corporation | Method of forming a liquid crystal device |
| US5650637A (en) * | 1982-04-30 | 1997-07-22 | Seiko Epson Corporation | Active matrix assembly |
| US5677547A (en) * | 1982-04-30 | 1997-10-14 | Seiko Epson Corporation | Thin film transistor and display device including same |
| US6037608A (en) * | 1982-04-30 | 2000-03-14 | Seiko Epson Corporation | Liquid crystal display device with crossover insulation |
| US6316790B1 (en) | 1982-04-30 | 2001-11-13 | Seiko Epson Corporation | Active matrix assembly with light blocking layer over channel region |
| JPS61184517A (ja) * | 1985-02-12 | 1986-08-18 | Sharp Corp | 薄膜素子 |
| JPH0580651B2 (ja) * | 1985-02-12 | 1993-11-09 | Sharp Kk | |
| WO1991002999A1 (en) * | 1989-08-14 | 1991-03-07 | Hitachi, Ltd. | Thin-film transistor substrate, method of producing the same, liquid crystal display panel, and liquid crystal display device |
| US5359206A (en) * | 1989-08-14 | 1994-10-25 | Hitachi, Ltd. | Thin film transistor substrate, liquid crystal display panel and liquid crystal display equipment |
| US5672523A (en) * | 1989-08-14 | 1997-09-30 | Hitachi, Ltd. | Thin film transistor substrate, manufacturing method thereof, liquid crystal display panel and liquid crystal display equipment |
| US5889573A (en) * | 1989-08-14 | 1999-03-30 | Hitachi, Ltd. | Thin film transistor substrate, manufacturing method thereof, liquid crystal display panel and liquid crystal display equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444251B2 (ja) | 1992-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5268211B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| US6469769B2 (en) | Manufacturing method of a liquid crystal display | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| JP2004046087A (ja) | ブラックマトリックスを備えた平板表示装置及びその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| US20060073645A1 (en) | Manufacturing method of a thin film transistor array panel | |
| JP3084981B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH0580650B2 (ja) | ||
| JP2002049058A (ja) | 液晶表示装置及びその製造方法 | |
| JPS58125087A (ja) | マトリツクス型液晶表示装置 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JPH06160875A (ja) | 液晶表示装置 | |
| KR20130067592A (ko) | 게이트 인 패널 구조 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| JPH0812539B2 (ja) | 表示装置及びその製造方法 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| JPS61203484A (ja) | 表示装置用駆動回路基板及びその製造方法 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JPH02273935A (ja) | 薄膜トランジスタの製造方法 | |
| JP3406292B2 (ja) | 液晶表示装置 | |
| KR19990050745A (ko) | 액정 표시 장치용 기판 및 그 제조 방법 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JPH01185521A (ja) | 表示装置用基板 |