JPS58124241A - 半導体基板現像装置 - Google Patents

半導体基板現像装置

Info

Publication number
JPS58124241A
JPS58124241A JP815482A JP815482A JPS58124241A JP S58124241 A JPS58124241 A JP S58124241A JP 815482 A JP815482 A JP 815482A JP 815482 A JP815482 A JP 815482A JP S58124241 A JPS58124241 A JP S58124241A
Authority
JP
Japan
Prior art keywords
developing
semiconductor substrate
wafers
development
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP815482A
Other languages
English (en)
Inventor
Hiromi Yamashita
山下　裕已
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP815482A priority Critical patent/JPS58124241A/ja
Publication of JPS58124241A publication Critical patent/JPS58124241A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板現像装置に係り、特に半導体素子製
造工程の写真蝕刻工程（以下、ＰＲ工程と呼ぶ）におけ
る現麻装置に関する。
半導体素子製造工程のＰＲ工程とは、半導体基板（以下
、ウェハと呼ぶ）の表面に感光材全塗布し、それに所望
のパターン全露光した後、半導体基板現像装置により現
像処理を行い、ウェハの表面に感光材による所望のパタ
ーンを得る工程であシ、このＰＲ工程を経た後、それ以
後の薬品によるエツチング工程等によりウェハ表面に酸
化膜又は、窒化膜等による所望のパターン金得る工程が
絖ぐものである。従って、ＰＲ工程は一つの製品に対し
て１０回程度繰返し施される。この為、個々のＰＲ工程
の効率が、製品の工期を左右する大きな要素となってい
る。又、最近はパターン寸法の微細化に伴いポジ形の感
光材が多用されるようになり、従来に比較し現像処理に
要する時間が大きな問題となってきた。
不発明は、前記した現像処理に要するロット単位での処
理時間を短縮し、露光機等との処理能力の適正化により
、ＰＲ工程の効率向上を企シ有磯的に格段の工期短縮を
企シ得る半導体基板現像装ｆｆｉ’ｔ＝提供するもので
ある。
本発明の特徴は、露光を施こしたホト・レジスト全被嶺
した半導体基板に現像処理を施こす半導体基板現像装置
において、連玩して配置された複数の現像処理部を有し
、同時に複数枚の半導体基板に現像処理を施こす半導体
基板現像装置にある。
以下、本発明の一実施例を図面全参照して詳細に説明す
る。第１図は本発明の一実施例の説明図である。
本半導体基板現像装置は、スピン・モータ１および８１
Ｃよる回転機能を備えた真空チャック２および９とウェ
ノ・３表面に現像ｇ、全スプレー又は滴下する現像ノズ
ル４および１０とウニノー表面の現像液に対する洗浄液
又は、純水をスプレー又は滴下する洗浄ノズル５および
１１とこれら現像処理部５全囲う上カップ６および１２
と下カップ７および１３により２組の現像処理部が構成
され、それぞれの現像処理部ヘウェハを自動搬送する為
のウェハ搬送機構１４および１５と供給エレベータ１７
゜及び各現像処理部よシウエノ蔦全自動搬出する為のウ
ェハ搬送機、ｔｌｆ　１５および１６と収納エレベータ
１８より装置全体が構成されている。
本装置では、まずウェハ３の収納されたキャリアラ供給
エレベータ１７にセットし、ウニノー搬送機構１４およ
び１５により２枚のフェノ飄３は２組の現像処理部にそ
れぞれ連続して自動搬送され、それぞれ真空チャック２
および９に吸着される。
現像ノズル４および１０および洗浄ノズル５および１１
によって２枚のウェハ３を同時に現像処理を行ない、現
像処理完了後、ウェハ搬送機構１５および１６により、
それぞれのウェハ３を収納エレベータ１８にセットされ
たキイ１１アに自動搬送され収納される。
前記説明の様に本発明により提供される半導体基板現像
装置は２ｍの現像処理部を有することにより、従来の同
型の半導体基板現像装置（現像処理部は１組のみ）に対
して、現像処理部１組のスペースの増加のみにより約２
倍の処理能力を得ることが可能となり、又、同様に現像
処理部を追加することにより露光機等に対して処理能力
全適正化し得ることとなる。さらにロット単位での処理
時間は実施例の場合従来の約半分となシ、総じてＰＲ工
程の格段の効率向上が企シ得ることは明らかである。
【図面の簡単な説明】
第１図は本発明の実施例の概略図である。 なお図において、 １．８・・・・・・スピン・モータ、２．９・・・・・
・真空チャック、３・・・・・ウェハ、４．１０・・・
・・・現像ノズル、５．１１・・・・・・洗浄ノズル、
６．１２・・・・・・上カップ、７、１３・・・・・・
下カップ、１４．１５．１６・・・・・・ウェハ搬送機
構、１７・・・・・・供給エレベータ、１８・・・・・
・収納エレベータ、である。 　５　−

Claims (1)

    【特許請求の範囲】
  1. 露光を施こしたホト・レジスＩｆ被覆した半導体基板に
    現像処理を施こす半導体基板現像装置において、連続し
    て配置された複数の現像処理部全有早、同時に複数枚の
    半導体基板に現像処理を施こすことを特徴とする半導体
    基板現像装置。
JP815482A 1982-01-21 1982-01-21 半導体基板現像装置 Pending JPS58124241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP815482A JPS58124241A (ja) 1982-01-21 1982-01-21 半導体基板現像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP815482A JPS58124241A (ja) 1982-01-21 1982-01-21 半導体基板現像装置

Publications (1)

Publication Number Publication Date
JPS58124241A true JPS58124241A (ja) 1983-07-23

Family

ID=11685398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP815482A Pending JPS58124241A (ja) 1982-01-21 1982-01-21 半導体基板現像装置

Country Status (1)

Country Link
JP (1) JPS58124241A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211856A (ja) * 1984-03-09 1985-10-24 テーガル・コーポレーション 物品処理方法及びウエハ処理方法
JPS63258014A (ja) * 1987-04-15 1988-10-25 Nec Kyushu Ltd 半導体装置の製造装置
US5250114A (en) * 1990-09-07 1993-10-05 Tokyo Electron Limited Coating apparatus with nozzle moving means
US5416047A (en) * 1990-09-07 1995-05-16 Tokyo Electron Limited Method for applying process solution to substrates
KR100497299B1 (ko) * 1996-12-03 2005-09-20 동경 엘렉트론 주식회사 기판처리장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467982A (en) * 1977-11-09 1979-05-31 Hitachi Ltd Working table
JPS56148830A (en) * 1980-04-22 1981-11-18 Nec Corp Developing device for semiconductor substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5467982A (en) * 1977-11-09 1979-05-31 Hitachi Ltd Working table
JPS56148830A (en) * 1980-04-22 1981-11-18 Nec Corp Developing device for semiconductor substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211856A (ja) * 1984-03-09 1985-10-24 テーガル・コーポレーション 物品処理方法及びウエハ処理方法
JPS63258014A (ja) * 1987-04-15 1988-10-25 Nec Kyushu Ltd 半導体装置の製造装置
US5250114A (en) * 1990-09-07 1993-10-05 Tokyo Electron Limited Coating apparatus with nozzle moving means
US5416047A (en) * 1990-09-07 1995-05-16 Tokyo Electron Limited Method for applying process solution to substrates
KR100497299B1 (ko) * 1996-12-03 2005-09-20 동경 엘렉트론 주식회사 기판처리장치

Similar Documents

Publication Publication Date Title
TWI567816B (zh) Substrate cleaning device, substrate cleaning method and memory media
US5202716A (en) Resist process system
US9460947B2 (en) Coating and developing apparatus and method, and storage medium
US8888387B2 (en) Coating and developing apparatus and method
KR102403094B1 (ko) 현상 처리 방법, 컴퓨터 기억 매체 및 현상 처리 장치
JP5099054B2 (ja) 基板処理装置、基板処理方法、塗布、現像装置、塗布、現像方法及び記憶媒体
US20120057861A1 (en) Coating and developing apparatus and method, and storage medium
JP2017147329A (ja) 基板処理装置および基板処理方法
JPH11260707A (ja) 現像処理方法及び現像処理装置
JPS58124241A (ja) 半導体基板現像装置
TW201535474A (zh) 半導體裝置之製造方法及半導體製造裝置
JP2001284206A (ja) 基板処理装置及び基板処理方法
JP7010299B2 (ja) マスクパターン形成方法、記憶媒体及び基板処理装置
TWI391991B (zh) A developing method and a developing processing device
JPH10144765A (ja) 基板処理システム
JP3588277B2 (ja) 基板の現像処理方法
JP3194592B2 (ja) 枚葉式ウェハー洗浄装置
CN109923643B (zh) 显影装置、衬底处理装置、显影方法及衬底处理方法
JPH1064779A (ja) 半導体装置の製造方法およびこれに用いる半導体製造装置
JPH0262549A (ja) スピンデベロッパ、レジスト処理装置及びレジスト処理方法
JPH0821566B2 (ja) 半導体ウエ−ハの洗浄方法
KR102615758B1 (ko) 기판 처리 장치 및 방법
JPS6226814A (ja) 露光装置
JPS6119131A (ja) レジスト処理装置
JP2004186426A (ja) 基板処理装置