JPH1064779A - 半導体装置の製造方法およびこれに用いる半導体製造装置 - Google Patents

Abstract

(57)【要約】 【課題】 ダイシング負荷を軽減し、ダストを低減する
ためにサンプル・ウェハＷの無効領域IIで被加工膜を除
去する際の露光工程のスループットを改善し、また有効
チップＣ_V と無効チップＣ_I との誤認を防止する。 【解決手段】 サンプル・ウェハＷ上にポジ型レジスト
膜を形成し、ステッパを用いて回路パターン転写用のシ
ョット露光を実質的に有効領域Ｉ内のみで最小限の回数
で行う。無効領域IIについては、ウェハと等倍のフラッ
ド露光用フォトマスクＭ_F を用い、有効領域Ｉを遮光し
た状態でフラッド露光を行う。無効領域IIでショット露
光が行われない分、スループットが向上する。また無効
領域IIではレジスト・パターンが形成されないので、続
くドライエッチング工程ではその下の被加工膜が全面的
に除去され、無効チップＣ_I 内での回路パターン形成が
皆無となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、逐次露光を利用し
たレジスト・パターニングとその下の被加工膜のエッチ
ングとを経てウェハ上に複数のデバイス・チップを配列
形成する際に、不完全な形状を有するデバイス・チップ
しか切り出すことができない無効領域の被加工膜を極め
て能率良く除去する方法に関する。

【０００２】

【従来の技術】半導体装置は一般に、光源の光を用いて
フォトマスク上の回路パターンをレジスト膜に繰り返し
投影する作業、すなわち逐次露光を経て１枚のウェハ上
に多数のデバイス・チップを整然と並べて形成し、最後
にダイシングを行って個々のデバイス・チップを切り離
すことにより製造される。ウェハ上のチップ・レイアウ
トは、ウェハ１枚から最大個数のデバイス・チップが切
り出せるように設定されている。しかし、ウェハの形状
は略円形、個々のデバイス・チップの形状は矩形である
から、ウェハ上には当然、完全な形状のデバイス・チッ
プを切り出すことが可能な有効領域のみならず、その外
側にあって不完全な形状のチップしか切り出すことがで
きない無効領域も当然発生することになる。

【０００３】この不完全な形状のデバイス・チップは最
終製品とはならないにもかかわらず、従来の一般的なプ
ロセスでは、無効領域に対しても有効領域と同様のの逐
次露光が行われている。これは、無効領域においても有
効領域と同様のレジスト・パターンを形成し、このパタ
ーンをマスクとしてその下側の被加工膜を選択的に除去
することにより、被加工膜の大きな剥落片の発生を防止
し、またダイシングの負荷を軽減するためである。上記
の逐次露光としてステッパ（縮小投影露光装置）を用い
たショット露光を行うプロセスについて、図８ないし図
１０を参照しながら説明する。

【０００４】図８は、実際のウェハを単純化したサンプ
ル・ウェハｗの概念図である。サンプル・ウェハｗの輪
郭に内接する正方形の内部が同じく正方形の有効チップ
ｃ_Vを１６個切り出すことが可能な有効領域ｉであり、
その外側の領域が不定形の無効チップｃ_I しか切り出す
ことができない無効領域iiである。これら有効チップｃ
_V と無効チップｃ_I の各々は、すべての半導体プロセス
が終了した後に、スクライブ・ラインｓｌに沿ってサン
プル・ウェハｗをダイシングすることにより分割され
る。いま、１ショット分に対応する露光フィールドｆ_S
で４個のデバイス・チップを同時形成できるフォトマス
クを用いて、有効領域ｉと無効領域iiに属するすべての
チップをショット露光しようとすると、図示されるよう
に最低でも９ショットが必要となる。

【０００５】ここで、上記サンプル・ウェハｗ上にポジ
型レジスト膜を形成しておき、このレジスト膜に対して
フォトマスクを介したショット露光を行い、現像処理を
経てレジスト・パターンを形成した状態を、図９に示
す。この図は、図８のＣ−Ｃ線断面図に相当する。ここ
でサンプル・ウェハｗは、基板３１上に被加工膜として
たとえば配線膜３２が成膜され、さらにこの配線膜３２
をパターニングするためのマスクとして上記のレジスト
・パターン３３が形成されたものである。図９からも明
らかなように、このサンプル・ウェハｗ上では、無効領
域iiにも有効領域ｉと同様にレジスト・パターン３３が
形成されている。

【０００６】上記のレジスト・パターン３３をマスクと
して上記配線膜３２をドライエッチングし、さらにアッ
シングを行って該レジスト・パターン３３を除去する
と、図１０に示されるように、配線パターン３２ｐが形
成される。このドライエッチングにより、無効領域ii内
に大面積の配線膜３２が残存しなくなると共に、スクラ
イブ・ラインｓｌ上の配線膜３２が除去される。したが
って、配線膜の大きな剥落片の発生が防止され、またダ
イシングの負荷が軽減される。

【０００７】

【発明が解決しようとする課題】しかしながら、上述の
ように無効領域iiに対しても有効領域ｉと同様のショッ
ト露光を行うことは、逐次露光工程のスループットを著
しく低下させ、ひいては半導体装置の生産性を低下させ
る原因となっている。また、サンプル・ウェハｗ上に有
効チップｃ_V と一部同様に加工された無効チップｃ_I が
隣接して存在することで、無効チップｃ_I が有効チップ
ｃ_V として誤認され、選別の手間が余分にかかる不都合
も生ずる。このような不都合を避けるためには、何らか
の方法で無効領域iiの被加工膜の全体を除去することが
望まれる。

【０００８】ところで、ウェハの周縁部に限ってみれ
ば、被加工膜を一定の幅をもって選択的に除去する技術
は既に知られている。この除去は、種々の半導体プロセ
スにおいてウェハの固定や保持がクランプ，ボートの
溝，カセット・キャリアの溝等の治具を用いて行われる
ことから、この際の治具との接触や摩擦に伴う被加工膜
の剥落や発塵を防止するために行われているものであ
る。この選択的除去を可能とする技術に、エッジ露光が
ある。これは、ある被加工膜をウェハの全面に成膜した
後、さらにその全面をポジ型レジスト膜で被覆し、回路
パターン形成用のフォトリソグラフィを行う前に、エッ
ジ露光機を用いてウェハの周縁部のみをリング状に露光
する方法である。この後、現像処理を行ってリング状の
露光部を溶解除去し、形成されたレジスト・パターン
（未露光部）をマスクとしてその下の被加工膜をエッチ
ングし、最後にレジスト・パターンを除去すれば、ウェ
ハ周縁部において被加工膜がリング状に除去された状態
となる。

【０００９】なお、上記エッジ露光の方式としては、露
光光の収束ビームを被加工膜の除去幅の方向に往復運動
させると共に基板を回転運動させる方式、あるいは被加
工膜の除去幅と同じ長さのスリットを通過させた露光光
をウェハ周縁部へ照射すると共に基板を回転させる方式
等が提案されている。いずれにしても、被加工膜の除去
幅が一定であり、エッジ露光がビーム・スキャン式に行
われる点で共通している。

【００１０】しかし、このようなエッジ露光による被加
工膜の除去幅は非常に狭く、無効領域ii内の被加工膜の
全部を除去することはできない。除去幅を広げると、今
度は有効領域ｉの面積が減少し、有効チップｃ_V の歩留
りが低下してしまう。また、さらに、有効チップｃ_V の
寸法やウェハ上でのチップ配列によっては無効領域iiの
形状が複雑化するが、かかる無効領域iiをビーム・スキ
ャン式に露光しようとすると、装置も制御方法も複雑と
なる。そこで本発明は、より簡便かつスループットの高
い方法で、無効領域内の被加工膜を除去することを可能
とする半導体装置の製造方法、およびこれに用いる簡便
な半導体製造装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、ポジ型レジスト膜で被覆された基板にリソグ
ラフィとその下の被加工膜のエッチングとにより多数の
デバイス・チップを配列形成する際に、回路パターンを
転写するための逐次露光は有効領域をカバーし得る最小
領域に限って行い、無効領域については該有効領域を遮
蔽するフォトマスクを用いた一括露光を行った後、現像
処理を経て前記無効領域のポジ型レジスト膜を全て除去
することにより、上述の目的を達成しようとするもので
ある。前記現像処理を終了した後は、得られたポジ型レ
ジスト膜のパターンをマスクとしてその直下の被加工膜
を選択的に除去する。

【００１２】上述の方法を実行するための本発明の半導
体製造装置としては、まず一括露光ユニットを備えてい
ることが必要であるが、この一括露光ユニットをレジス
ト塗布ユニットと組み合わせるか、逐次露光ユニットと
組み合わせるか、あるいはこれら両方と組み合わたもの
とする。この場合の組合せとは、基板の搬送手段を備え
たインターフェースを介してユニット同士を相互に接続
することである。

【００１３】

【発明の実施の形態】本発明の半導体装置の製造方法で
は、逐次露光は実質的に有効領域に限って行われ、無効
領域については有効領域を遮光した状態での一括露光が
行われる。本発明では使用されるレジスト材料がポジ型
であるから、無効領域では上記の一括露光によりレジス
ト膜が全面的に低分子化し、現像によりすべてのレジス
ト膜が除去される。しかも、この一括露光は有効領域の
レジスト反応に何ら影響を与えない。したがって、レジ
スト・パターンは有効領域にのみ形成されることにな
る。

【００１４】このようなレジスト・パターンをマスクと
してその直下の被加工膜を選択的に除去すれば、有効領
域には回路パターンが形成されるが、無効領域では被加
工膜がすべて除去されることになる。したがって、スク
ライブの負担が軽減されることはもちろん、無効チップ
が有効チップと誤認されてスループットが低下するとい
った不都合も生じない。上記被加工膜は、特に限られる
ものではないが、たとえば絶縁膜に対する密着性に乏し
いある種の配線膜や、ダイシングの負担の大きい材料膜
であれば、無効領域での除去効果が大きいことになる。

【００１５】本発明において、１つの露光フィールド内
のデバイス・チップ数が１個だけの場合は、逐次露光を
行う領域を有効領域に一致させることができ、従来に比
べて露光ショット数を大幅に削減することができる。こ
の削減の割合は、有効領域と無効領域の面積比におおよ
そ比例すると考えて良い。一方、１つの露光フィールド
内で複数個のデバイス・チップを形成する場合は、露光
フィールド内または基板内のチップ・レイアウトによっ
ては無効領域の一部が露光フィールドに含まれることが
あり得る。しかし、とりあえず有効領域がカバーできる
最小領域内で露光フィールドのレイアウトを選択すれ
ば、従来よりも露光ショット数を削減することができ
る。

【００１６】本発明で行われる逐次露光は、基板上に露
光フィールドを順次配置しながら行われるが、その代表
的な方式はステップ・アンド・リピート方式である。す
なわち、ショット露光が１回終了するごとに露光ステー
ジの基板ステージを次の場所に移動させながら、基板上
に露光フィールドを次々と配置してゆく方式である。こ
の方式は、制御上、有効領域と無効領域を区別すること
が比較的容易であり、本発明に適している。

【００１７】なお、逐次露光には別の方式として、収束
させた露光光ビームを露光フィールド内でスキャンさせ
ながら露光を行う、ステップ・アンド・スキャン方式が
ある。ただし、この方式を採用する露光装置では通常、
基板ステージの移動方向（ステップ方向）に対して直交
方向に往復するビームの往復幅が、最初から無効領域も
カバーできるような一定値に設定されている。したがっ
て、ステップ・アンド・スキャン式の露光を本発明に適
用する場合には、この往復幅を自動的に制御して無効領
域上でのスキャンを減少させる工夫が必要である。

【００１８】一方の一括露光は、フラッド露光とも呼ば
れており、基板と等倍のマスクを用いて行われる。露光
の形式としては、コンタクト露光，プロキシミティ露
光，プロジェクション（投影）露光がある。いずれにし
ても、従来のエッジ露光のようなビーム・スキャン方式
ではないので、マスク・パターン次第でどのような形状
の無効領域にも簡単に対応することができ、装置構成も
制御も単純となる。

【００１９】ところで本発明では、逐次露光と一括露光
のどちらを先に行っても、結果は同じである。この結果
は、逐次露光範囲を有効領域に一致させることが可能な
場合も不可能な場合も、変わらない。すなわち、逐次露
光を先に行う場合には、前述の理由により露光フィール
ドの一部が無効領域に重複すると、この重複領域にも回
路パターンの潜像が形成される。しかし、続く一括露光
により無効領域ではそれまでの未露光部もすべて露光部
に変化するので、無効領域のポジ型レジスト膜は最終的
にはすべて現像液に溶解してしまう。逆に、一括露光を
先に行う場合は、この露光が終了した時点で無効領域の
ポジ型レジスト膜は全面的に低分子化しているので、後
から逐次露光の露光フィールドが無効領域に重複したと
しても、この領域に回路パターンの潜像形成することは
もはや不可能である。

【００２０】本発明の半導体製造装置は、少なくとも一
括露光ユニットがレジスト塗布ユニット、逐次露光ユニ
ット、あるいはこれら両方とインターフェースを介して
相互に接続されたものである。このような構成は、レジ
スト塗布→逐次露光（または一括露光）→一括露光（ま
たは逐次露光）のプロセスの流れをスムースにし、レジ
スト・パターン形成プロセスの再現性や安定性を向上さ
せる上で極めて有効である。

【００２１】特に近年、エキシマ・レーザ・リソグラフ
ィに適するレジスト材料として期待される化学増幅系レ
ジスト材料を用いてポジ型レジスト膜を形成した場合に
は、露光により生成した酸触媒の失活を防ぐために、雰
囲気の制御、あるいは露光からＰＥＢ（ポストベーク）
までの間の待ち時間の制御が極めて重要である。このた
め、次工程への基板の搬送がすべて外界から遮断された
インターフェース内で行われる本発明の装置は、たとえ
ば逐次露光ユニットとしてエキシマ・レーザ・ステッパ
を組み込んだものとされても、大変好都合である。

【００２２】

【実施例】以下、本発明の具体的な実施の形態について
説明する。

【００２３】第１の実施の形態 本実施の形態では、まず逐次露光としてステッパを用い
たショット露光を行い、次に一括露光として有効領域を
遮光するフォトマスクを用いたフラッド露光を行うプロ
セスについて、図１ないし図６を参照しながら説明す
る。

【００２４】図１の（ａ）は、実際のウェハを単純化し
たサンプル・ウェハＷの概念的な上面図、（ｂ）はこの
ウェハに対してフラッド露光を行う際に用いるフラッド
露光用フォトマスクＭ_F の上面図である。まず、図１
（ａ）のサンプル・ウェハＷにおいて、その輪郭に内接
する正方形の内部が同じく正方形の有効チップＣ_V を１
６個切り出すことが可能な有効領域Ｉであり、その外側
の領域が不定形の無効チップＣ_I しか切り出すことがで
きない無効領域IIである。これら有効チップＣ_V と無効
チップＣ_I の各々は、すべての半導体プロセスが終了し
た後に、スクライブ・ラインＳＬに沿ってサンプル・ウ
ェハＷをダイシングすることにより分割される。

【００２５】図１（ｂ）のフラッド露光用フォトマスク
Ｍ_F は、露光光に対して透明なフォトマスク基板２０上
にたとえばＣｒ膜からなる遮光膜パターン２１が形成さ
れたものである。このフラッド露光用フォトマスクＭ_F
はサンプル・ウェハＷと等倍のマスクであるから、上記
遮光膜パターン２１は上述の有効露光Ｉと同寸法の正方
形にパターニングされている。

【００２６】上記サンプル・ウェハＷのＡ−Ａ線断面図
を図２に示す。ここでサンプル・ウェハＷは、基板１上
に被加工膜としてたとえば配線膜２が成膜され、さらに
この上にポジ型レジスト膜３が形成されたものである。

【００２７】次に、上記サンプル・ウェハＷを縮小比
５：１のステッパにセットし、ショット露光を行ってい
る状態を、図３に示す。ここで、図３（ｂ）がサンプル
・ウェハＷの全体図、図３（ａ）がその中の１個の露光
フィールドをショット露光用フォトマスクＭ_S と共に示
す拡大図である。このショット露光用フォトマスクＭ_S
は、露光光ｈνに対して透明なフォトマスク基板１０上
に、たとえばＣｒ膜からなる遮光膜パターン１１が形成
されたものである。この遮光膜パターン１１は、個々の
デバイス・チップに形成される回路パターンに他ならな
い。なお、図３（ａ）のショット露光用フォトマスクＭ
_S とサンプル・ウェハＷとは、簡単のために等倍で示し
てある。

【００２８】このショット露光では一例として、１ショ
ットに対応する露光フィールドＦ_S内で４個のデバイス
・チップを同時形成できるような露光を行う。本発明で
は、有効領域Ｉのみをショット露光の対象とするので、
前掲の図１からも明らかなように、必要なショット数は
わずか４である。これに対して従来は、既に図８を参照
しながら説明したように、同じチップ・レイアウトを有
するサンプル・ウェハｗ上でも無効領域iiまで露光範囲
に含めていたために、９回ものショット露光を要してい
る。本発明のショット露光では、遮光膜パターン１１の
開口部を透過した露光光ｈνがポジ型レジスト膜３を照
射する結果、ベース樹脂の光分解反応を起こす露光部３
ａｓと、何ら化学的変化の起こらない未露光部３ｂが生
じ、これにより潜像が形成された。

【００２９】有効領域Ｉのすべてをショット露光した
後、サンプル・ウェハＷをフラッド露光装置に移送し、
図４に示されるように、フラッド露光用フォトマスクＭ
_F を介したフラッド露光を行った。なお、この図に示さ
れるフラッド露光用フォトマスクＭ_F は図１（ｂ）のＢ
−Ｂ線断面部分に相当し、また、前述のショット露光用
フォトマスクＭ_S とは異なり、サンプル・ウェハＷと等
倍である。この露光では、遮光膜パターン２１の非形成
部を透過した露光光ｈνが無効領域IIのポジ型レジスト
膜３を照射する結果、該無効領域ii全体が露光部３ａｆ
となった。なお、このフラッド露光は、サンプル・ウェ
ハＷの周辺部のみを露光の対象としており、有効領域Ｉ
と無効領域IIさえ区別できれば個々のショット露光のよ
うに精密なマスク・アライメントは不要なので、迅速に
行うことができる。

【００３０】このサンプル・ウェハＷを現像すると、図
５に示されるように、有効領域Ｉにのみ、回路パターン
に倣ったレジスト・パターン３ｐが形成された。無効領
域IIには、レジスト・パターンは一切形成されなかっ
た。続いて、上記サンプル・ウェハＷをドライエッチン
グ装置に移送し、上記レジスト・パターンをマスクとし
て配線膜２をドライエッチングしたところ、図６に示さ
れるような配線パターン２が形成された。これと同時
に、無効領域II内の配線膜２がすべて除去された。その
後、Ｏ₂ プラズマを用いた通常のレジスト・アッシング
を行い、レジスト・パターンを除去した。

【００３１】本実施の形態で説明したプロセスを、８イ
ンチ・ウェハ上で有効領域から寸法２０ｍｍ×２０ｍｍ
のデバイス・チップを６１個切り出す実プロセスに適用
したところ、無効領域も含めてショット露光を行ってい
た従来プロセスに比べて露光工程のスループットを約１
０％向上させることができた。

【００３２】半導体装置の製造プロセスでは、この後の
各レイヤでも層間絶縁膜，上層配線，パッシベーション
膜といった様々な材料膜が積層されるが、これらの各レ
イヤの一部またはすべてにおいて本発明のようなフラッ
ド露光を行えば、スクライブ・ラインＳＬ上の材料膜の
数を減らすことができ、ダイシンググ負荷を大幅に軽減
することができる。また、これに伴って、トータルの露
光時間を大きく節約することが可能となる。

【００３３】第２の実施の形態 ここでは、第１の実施の形態で上述したショット露光と
フラッド露光の順番を入れ換えた。このプロセスを、ポ
ジ型レジスト膜３の変化にもとづいて説明すると、最初
に無効領域IIで露光部３ａｆが形成され、次に有効領域
Ｉで露光部３ａｓ、すなわち回路パターンの潜像が形成
される。しかし、最終的な結果は第１の実施の形態と同
じであった。

【００３４】第３の実施の形態 本実施の形態では、フラッド露光ユニットを組み込んだ
本発明のレジスト塗布・現像・露光装置の構成例につい
て、図７を参照しながら説明する。このレジスト塗布・
現像・露光装置１００は、フォトリソグラフィの各工程
に必要なユニットを共通のインターフェースを介して接
続することにより、レジスト塗布から現像に至る一連の
工程を、途中でウェハを装置外部へ取り出すことなく連
続的に行うことを可能としたものである。各ユニット間
のウェハの搬送は、インターフェース１０１に備えられ
たハンドラ１０２を用いて行われる。

【００３５】この装置１００における処理の流れを説明
すると、ウェハ搬出入ポートＩ／Ｏを通じてインターフ
ェース１０１に搬入されたウェハは、まず疎水処理ユニ
ットＨＭＤＳに送られ、ここで、基板表面のポジ型レジ
スト膜との密着性を向上させるためのヘキサメチルジシ
ラザザン処理を施される。次に、ウェハはレジスト塗布
ユニットＣＯＡＴへ送られ、ここでポジ型レジスト塗膜
が成膜される。次に、ウェハはホット・プレートＨＰへ
送られ、レジスト塗膜中の溶剤を蒸発させるためのプリ
ベークを受ける。次に、このウェハは冷却を経てステッ
パＳＴＥＰへ送られ、ショット露光を受ける。ショット
露光を終了したウェハは続いてフラッド露光ユニットＦ
−ＥＸＰへ送られ、ここでフラッド露光を受ける。この
後、ウェハは再びホット・プレートＨＰへ送られ、ここ
で定在波効果を低減させるためのポストベークを受け
る。このポストベークは、特に化学増幅系レジスト材料
を用いる際にはレジスト反応を進行させるために不可欠
な工程である。さらに、ウェハを冷却した後に現像ユニ
ットＤＥＶへ送り、現像処理を行うと、有効領域内にの
み、レジスト・パターンが完成される。

【００３６】以上、本発明を３例の実施の形態にもとづ
いて説明したが、本発明はこれらの実施例に何ら限定さ
れるものではない。たとえば上述したサンプル・ウェハ
Ｗやフラッド露光用フォトマスクＭ_F は単純化して表現
されたものであり、デバイス・チップの数，チップ・レ
イアウト，有効領域の形状は適宜変更や選択が可能であ
る。また、上述のレジスト塗布・現像・露光装置におい
ても、装置を構成するユニットの種類，数，組合せは適
宜変更や選択が可能である。たとえば、上記ステッパの
代わりにステップ・アンド・スキャン型の露光ユニット
を組み込むことも可能である。

【００３７】

【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、無効領域内の被加工膜の除去に必要な
露光工程の所要時間が短縮され、かつ無効チップを有効
チップと誤認する虞れが無くなるため、半導体装置の生
産性を向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明で行われる露光を説明するための概念的
な上面図であり、（ａ）はサンプル・ウェハ、（ｂ）は
フラッド露光用フォトマスクをそれぞれ表す。

【図２】図１（ａ）のＡ−Ａ線断面におけるサンプル・
ウェハの露光前の状態を示す模式的断面図である。

【図３】図２のウェハの有効領域に対するショット露光
工程を示す図であり、（ａ）はショット露光における１
個の露光フィールドの拡大図、（ｂ）はウェハ全体の模
式的断面図である。

【図４】図３のウェハの無効領域に対するフラッド露光
工程を示す模式的断面図である。

【図５】図４のウェハを現像してレジスト・パターンを
形成した状態を示す模式的断面図である。

【図６】図５のレジスト・パターンをマスクとするドラ
イエッチングにより、配線パターンを形成した状態を示
す模式的断面図である。

【図７】フラッド露光ユニットを組み込んだ本発明のレ
ジスト塗布・現像・露光装置の概念的な平面図である。

【図８】従来のショット露光を説明するためのサンプル
・ウェハの概念的な上面図である。

【図９】図８のＣ−Ｃ線断面におけるサンプル・ウェハ
のショット露光および現像工程を示す模式的断面図であ
る。

【図１０】図９のレジスト・パターンをマスクとするド
ライエッチングにより、配線パターンを形成した状態を
示す模式的断面図である。

【符号の説明】

Ｗ…サンプル・ウェハ Ｉ…有効領域 II…無効領域
ＳＬ…スクライブ・ライン Ｆ_S …ショット露光の露光
フィールド Ｃ_V …有効チップ Ｃ_I …無効チップ Ｍ
_S …ショット露光用フォトマスク Ｍ_F …フラッド露光
用フォトマスク１…基板 ２…配線膜 ２ｐ…配線パタ
ーン ３…ポジ型レジスト膜 ３ａｓ…（ショット露光
による）露光部 ３ｂ…未露光部 ３ａｆ…（フラッド
露光による）露光部 ３ｐ…レジスト・パターン １０
…（ショット露光用フォトマスクの）フォトマスク基板
１１…（ショット露光用フォトマスクの）遮光膜パタ
ーン ２０…（フラッド露光用フォトマスクの）フォト
マスク基板 ２１…（フラッド露光用フォトマスクの）
遮光膜パターン １００…レジスト塗布・露光・現像装
置 １０１…インターフェース １０２…ハンドラ Ｃ
ＯＡＴ…レジスト塗布ユニット Ｆ−ＥＸＰ…フラッド
露光ユニット ＳＴＥＰ…ステッパ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ポジ型レジスト膜で被覆された基板上に
   露光フィールドを順次配置しながら回路パターンを転写
   する逐次露光を経て、該基板上に複数のデバイス・チッ
   プを配列形成する半導体装置の製造方法であって、 完全な形状を有するデバイス・チップが切り出される有
   効領域をカバーし得る最小領域に露光フィールドを配置
   しながら前記逐次露光を行うと共に、不完全な形状を有
   するデバイス・チップが切り出される無効領域に対して
   は該有効領域を遮光するフォトマスクを用いた一括露光
   を行い、しかる後に現像処理を経て前記無効領域のポジ
   型レジスト膜をすべて除去することを特徴とする半導体
   装置の製造方法。
2. 【請求項２】 前記現像処理を終了した後、得られたポ
   ジ型レジスト膜のパターンをマスクとしてその直下の被
   加工膜を選択的に除去することを特徴とする請求項１記
   載の半導体装置の製造方法。
3. 【請求項３】 前記逐次露光をステップ・アンド・リピ
   ート式に行うことを特徴とする請求項１記載の半導体装
   置の製造方法。
4. 【請求項４】 前記一括露光を前記逐次露光の後に行う
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
5. 【請求項５】 前記一括露光を前記逐次露光の前に行う
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
6. 【請求項６】 少なくともレジスト塗布ユニットと基板
   上の所定領域を一括露光する一括露光ユニットとが、基
   板の搬送手段を備えたインターフェースを介して相互に
   接続されてなることを特徴とする半導体製造装置。
7. 【請求項７】 基板上に露光フィールドを順次配置する
   ごとく逐次露光を行う逐次露光ユニットが前記インター
   フェースに接続されてなることを特徴とする請求項６記
   載の半導体製造装置。
8. 【請求項８】 少なくとも基板上の所定領域を一括露光
   する一括露光ユニットと基板上に露光フィールドを順次
   配置するごとく逐次露光を行う逐次露光ユニットとが、
   基板の搬送手段を備えたインターフェースを介して相互
   に接続されてなることを特徴とする半導体製造装置。