JPS58123776A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58123776A JPS58123776A JP57005693A JP569382A JPS58123776A JP S58123776 A JPS58123776 A JP S58123776A JP 57005693 A JP57005693 A JP 57005693A JP 569382 A JP569382 A JP 569382A JP S58123776 A JPS58123776 A JP S58123776A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- anode
- cathode
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は半導体装ｆＫ係り、特に所謂パリスティックデ
バイスに関する。
バイスに関する。
（２）技術の背景
今はとんど衝突なしに固体中の電子を走行させようとい
う試みがある。パリスティック（ｂａｌｌｉｓｔｉｃ
）・トランジスタと名付け、高速能動デバイス管実現し
ようというものである。
う試みがある。パリスティック（ｂａｌｌｉｓｔｉｃ
）・トランジスタと名付け、高速能動デバイス管実現し
ようというものである。
パリスティック・デバイスはアノード側から出発した電
子ｔカソードまでほとんど衝突を受けずに走行させるも
ので、つまりデバイスを微細にしで走らせようというも
のである。例えば、不純物濃度の低いガリウム・ヒ素（
ＧａＡｓ）の平均自由行穫、は室温でα０８〜α１μｍ
、フフ嘔の低温で１μｍ程度である。もし７１１で動作
させる場合、アノード、カソード関の長さ１１８ｍ以下
に抑えル事により、高速動作、相互コンダクタンスｒｍ
の向上が計れる。
子ｔカソードまでほとんど衝突を受けずに走行させるも
ので、つまりデバイスを微細にしで走らせようというも
のである。例えば、不純物濃度の低いガリウム・ヒ素（
ＧａＡｓ）の平均自由行穫、は室温でα０８〜α１μｍ
、フフ嘔の低温で１μｍ程度である。もし７１１で動作
させる場合、アノード、カソード関の長さ１１８ｍ以下
に抑えル事により、高速動作、相互コンダクタンスｒｍ
の向上が計れる。
（３）従来技術と問題点
今、二端子構造でのパリスティック動作が確認されてい
る０この二端子構造１有する半導体装置の断面図を第１
図に示すことにする。この二端子素子の製作は通常、ｎ
十形ＧａＡ１基板ｌ上に分千巌エビタキクヤル成長或い
は気相エピタキシャル成長法等によりキャリア密度が１
０１４〜１０”ｃｍ”程度の高品質のｎ形ＧａＡ、層２
１ｒα１〜０５μｍ程度の厚さに成長させ、更にその上
にｎ十形ＧａＡｓ層３ケ形成する方法がとられている。
る０この二端子構造１有する半導体装置の断面図を第１
図に示すことにする。この二端子素子の製作は通常、ｎ
十形ＧａＡ１基板ｌ上に分千巌エビタキクヤル成長或い
は気相エピタキシャル成長法等によりキャリア密度が１
０１４〜１０”ｃｍ”程度の高品質のｎ形ＧａＡ、層２
１ｒα１〜０５μｍ程度の厚さに成長させ、更にその上
にｎ十形ＧａＡｓ層３ケ形成する方法がとられている。
しかしながら、三端子素子については製作する事が非常
に難しく、デバイスの構造のみが提案されている。第２
図は提案され九三端子構造の半導体装置の断面図の１例
を示している。第２図に於いて嘉ｌｌ１ｎ十形ｏａム８
アノード、５はｎ形ＧａＡ。
に難しく、デバイスの構造のみが提案されている。第２
図は提案され九三端子構造の半導体装置の断面図の１例
を示している。第２図に於いて嘉ｌｌ１ｎ十形ｏａム８
アノード、５はｎ形ＧａＡ。
層、６はｎ十形Ｇａム８カンード、フは埋め込み全域グ
リ、ド管それぞれ示している。
リ、ド管それぞれ示している。
このような縦型構造を有する三端子素子を製作する場合
、ｎ形ＧａＡ、層５内に金属グリッド’ｙ６埋め込む必
要があり、且つ１０１μｍ、ｔ−／の微細な寸法全必要
とする為技術的及び高品質の結晶を得る事が―シ〈、ま
たグリッド電極マの堆り出しが困難等から集積化に向か
ないという問題がある。そこでこれらのことを考慮する
とプレーナ盟の半導体装置が有利であると考える。しか
Ｌ す２＞（を有する半導体層では表面単位により表面
から１〜４μｍの深さに空乏層が拡がる為、能動領域管
形成しＫ〈いという欠点がある。
、ｎ形ＧａＡ、層５内に金属グリッド’ｙ６埋め込む必
要があり、且つ１０１μｍ、ｔ−／の微細な寸法全必要
とする為技術的及び高品質の結晶を得る事が―シ〈、ま
たグリッド電極マの堆り出しが困難等から集積化に向か
ないという問題がある。そこでこれらのことを考慮する
とプレーナ盟の半導体装置が有利であると考える。しか
Ｌ す２＞（を有する半導体層では表面単位により表面
から１〜４μｍの深さに空乏層が拡がる為、能動領域管
形成しＫ〈いという欠点がある。
（４）発明の目的
本発明は前記従来の問題点を解決し、製作が容易で且つ
プレーナ屋のパリスティック半導体装置を提供するにあ
る。
プレーナ屋のパリスティック半導体装置を提供するにあ
る。
（麹 発明の構成
本発明は半絶縁性基板上に半導体層を設け。
該半導体層の一部にグリッド電極を設け、前記半導体層
をアノード領域とカソード領域と該アノード領域及びカ
ソード領域より不純物濃度が低く且つ同一導電Ｗｉ管有
する能動領域と該能動領域より不純物濃度が高く且つ同
一導電ａｒ有する不純物領域とにより構成し、前記不純
物領域を前記半導く 体層表面に配置し、前記能動領域を前記不純物領域下の
前記グリッド電極に対応する位置に配置し。
をアノード領域とカソード領域と該アノード領域及びカ
ソード領域より不純物濃度が低く且つ同一導電Ｗｉ管有
する能動領域と該能動領域より不純物濃度が高く且つ同
一導電ａｒ有する不純物領域とにより構成し、前記不純
物領域を前記半導く 体層表面に配置し、前記能動領域を前記不純物領域下の
前記グリッド電極に対応する位置に配置し。
前記アノード領域と前記カソード領域會前記能動領域管
介して配置したものである。
介して配置したものである。
（６）発明の実施例
本発明を本発明の一実施例を用いて説明することにする
。第３図（ａ）乃至（幻は本発明の一実施例の製造工程
に沿ったパリスティック半導体装置の断面図である０ 半絶縁性ＧａＡｓ基板８上にキャリア密度がｌｏ’４−
−１０”ａ＋”のｎ形ＧａＡｓ層９ｔ−エピタキシａ１
ｋ成長により層厚α５μｍ成長する（第３図（ａ））
。
。第３図（ａ）乃至（幻は本発明の一実施例の製造工程
に沿ったパリスティック半導体装置の断面図である０ 半絶縁性ＧａＡｓ基板８上にキャリア密度がｌｏ’４−
−１０”ａ＋”のｎ形ＧａＡｓ層９ｔ−エピタキシａ１
ｋ成長により層厚α５μｍ成長する（第３図（ａ））
。
この状態では層厚α５μｍのｎ形ＧａＡｓ層９に空乏層
が拡がり、能動領域管形成できない為、ｎ形ｅａＡｓ層
９全面にイオン注入技術によりドーピングケ行ない、ｎ
形ＧａＡｓ９より不純物濃度の高い不純物領域１０ｇ形
成し、ｎ形ＧａＡｓ層９での空乏層の拡がりｔ抑える０
例えば、能動領域の深さがα４μｍ必要な場合、５９に
θＶの加速電圧でシリコン（Ｓｌ）イオン紫１ ｘ ｌ
Ｏ”ａｌｌ ”注入すると、キャリア密度が１０１？
ｙ＋＋’、深さが０１μｍの不純物領域ｌｏｙ形成でき
る（第３図（す）。このような不純物領域１Ｏ１ｌ−形
成し、該不純物領域ｌＯの深さ及び不純物濃１！ｉｔ−
変化させることにより、ｎ形ＧａＡｅ層９での能動領域
の深さ音制御できるという利点がある。次いで、ホトリ
ソグラフィ技Ｗ等ｅ用いて幅１μｍのチタン・タングス
テンシリサイド（ＴｉＷＳｉ ）等の材料から成るグリ
ッド電極１１ｉ不純物領域１０上に形成しく第３図（Ｃ
））グリッド電極１１ｉマスクとしてアノード（または
カソード）ｔ２及びカソード（ｔたにアノード）１３を
イオン注入により形成する０この場合、イオン注入によ
る横拡がりｔ考慮してｓ−１イオン會５００ＫａＶの加
速電圧でｌＸｌ０”ａｒ”注入すると、ゲート電極１１
下の能動層の幅ｘ６α番〜０５μｍとなり、７７嘔の温
度に於けるＧａＡｓの平均自由行程的１μｍより狭くで
きたことになる（第（ＡＡＮ）或いは二酸化シリコン（
８１０，）等の熱処理用保繰膜１４Ｑ不純物領域１０及
びグリッド電極ｌｌ上全面に被覆して例えば、８５０℃
で熱処理を施こす（第３図（ｅ））。保鰻膜１４會除去
した後、アノード（またはカソード）電極ユ５．カソ−
ド（またげアノード）電極１６Ｑ形成し１本実施例の半
導体装置が得られる（第３図（ｆ））。
が拡がり、能動領域管形成できない為、ｎ形ｅａＡｓ層
９全面にイオン注入技術によりドーピングケ行ない、ｎ
形ＧａＡｓ９より不純物濃度の高い不純物領域１０ｇ形
成し、ｎ形ＧａＡｓ層９での空乏層の拡がりｔ抑える０
例えば、能動領域の深さがα４μｍ必要な場合、５９に
θＶの加速電圧でシリコン（Ｓｌ）イオン紫１ ｘ ｌ
Ｏ”ａｌｌ ”注入すると、キャリア密度が１０１？
ｙ＋＋’、深さが０１μｍの不純物領域ｌｏｙ形成でき
る（第３図（す）。このような不純物領域１Ｏ１ｌ−形
成し、該不純物領域ｌＯの深さ及び不純物濃１！ｉｔ−
変化させることにより、ｎ形ＧａＡｅ層９での能動領域
の深さ音制御できるという利点がある。次いで、ホトリ
ソグラフィ技Ｗ等ｅ用いて幅１μｍのチタン・タングス
テンシリサイド（ＴｉＷＳｉ ）等の材料から成るグリ
ッド電極１１ｉ不純物領域１０上に形成しく第３図（Ｃ
））グリッド電極１１ｉマスクとしてアノード（または
カソード）ｔ２及びカソード（ｔたにアノード）１３を
イオン注入により形成する０この場合、イオン注入によ
る横拡がりｔ考慮してｓ−１イオン會５００ＫａＶの加
速電圧でｌＸｌ０”ａｒ”注入すると、ゲート電極１１
下の能動層の幅ｘ６α番〜０５μｍとなり、７７嘔の温
度に於けるＧａＡｓの平均自由行程的１μｍより狭くで
きたことになる（第（ＡＡＮ）或いは二酸化シリコン（
８１０，）等の熱処理用保繰膜１４Ｑ不純物領域１０及
びグリッド電極ｌｌ上全面に被覆して例えば、８５０℃
で熱処理を施こす（第３図（ｅ））。保鰻膜１４會除去
した後、アノード（またはカソード）電極ユ５．カソ−
ド（またげアノード）電極１６Ｑ形成し１本実施例の半
導体装置が得られる（第３図（ｆ））。
本実施例によれば、製作が容易で且つプレーナ形のパリ
スティック半導体装置を提供できると供に不純物領域１
０（ｉ設けることによ゛す、能動領域の深さ？制御でき
るという効果がある。
スティック半導体装置を提供できると供に不純物領域１
０（ｉ設けることによ゛す、能動領域の深さ？制御でき
るという効果がある。
（７）発明の効果
本発明によれば、製作が容易で且つプレーナ形のハリス
ティック半導体装置が得られる。
ティック半導体装置が得られる。
第１図は従来の二端子構造１有するパリスティック半導
体装置の断面図、第２図は従来提案された三端子構造を
有するパリスティック半導体装置の断面図、第３図（〜
乃至（→は本発明の一実施例の製造工程に分ったパリス
ティック半導体装置の断面図である。 １ ＝−ｎ十形ＧａＡｓ基板、２ 、５．９−ｎ形Ｇａ
Ａｓ層、３ ・ｎ十形（） ＩＬＡ、層、＆−・・ｎ＋
形Ｇａム８アノード、６・・・ｎ十形ｅａＡｓカソード
、フ・・・埋め込み金属グリッド、８・・・半絶縁性Ｇ
ＩＩＡ＠基板、１０・・・不純物領域、ｌ工・・・グリ
ッド電極、１２・・・アノード（またはカソード）、１
３・・・カソード（ま７ｔにアノード）、１５・・・ア
ノード（またはカソード）電極、１６・・・カソード（
またはアノード）電極代理人 弁理士 松 岡 宏四部 り１．・ 第 １ 図 ８２ 図
体装置の断面図、第２図は従来提案された三端子構造を
有するパリスティック半導体装置の断面図、第３図（〜
乃至（→は本発明の一実施例の製造工程に分ったパリス
ティック半導体装置の断面図である。 １ ＝−ｎ十形ＧａＡｓ基板、２ 、５．９−ｎ形Ｇａ
Ａｓ層、３ ・ｎ十形（） ＩＬＡ、層、＆−・・ｎ＋
形Ｇａム８アノード、６・・・ｎ十形ｅａＡｓカソード
、フ・・・埋め込み金属グリッド、８・・・半絶縁性Ｇ
ＩＩＡ＠基板、１０・・・不純物領域、ｌ工・・・グリ
ッド電極、１２・・・アノード（またはカソード）、１
３・・・カソード（ま７ｔにアノード）、１５・・・ア
ノード（またはカソード）電極、１６・・・カソード（
またはアノード）電極代理人 弁理士 松 岡 宏四部 り１．・ 第 １ 図 ８２ 図
Claims (1)
- 半絶縁性基板上に半導体層を設け、跋半導体層上の一部
にグリッド電極管設け、前記半導体層をアノード領域と
カソード領域と皺アノード領域及びカソード領域より不
純物濃度が低く且つ同−導電型１有する能動領域と１能
動領域より不純物濃度が高く且つ同一導電ｍ１有する不
純物領域とにより構成し、前記不純物領域管前記半導体
層表面に配置し、前記能動領域を前記不純物領域下の前
記グリッド電極に対応する位置に配置し、前記アノード
領域と前記カソード領域會前記能動領域を介して配置し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005693A JPS58123776A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005693A JPS58123776A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123776A true JPS58123776A (ja) | 1983-07-23 |
Family
ID=11618176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005693A Pending JPS58123776A (ja) | 1982-01-18 | 1982-01-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123776A (ja) |
-
1982
- 1982-01-18 JP JP57005693A patent/JPS58123776A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| JP2764049B2 (ja) | 化合物半導体装置の製造方法、化合物半導体装置及び電界効果トランジスタ | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPS6086872A (ja) | 半導体装置 | |
| JPS58123776A (ja) | 半導体装置 | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPH06349856A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6184869A (ja) | 半導体装置及びその製造方法 | |
| JPS587071B2 (ja) | 半導体装置の製造方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JPH02119146A (ja) | 半導体装置 | |
| JPS60136264A (ja) | 半導体装置の製造方法 | |
| JPS588151B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH0429225B2 (ja) | ||
| KR940010922B1 (ko) | 박막 전계 트랜지스터의 구조 | |
| JPH0422329B2 (ja) | ||
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPS60107867A (ja) | 半導体装置とその製法 | |
| JPH024137B2 (ja) | ||
| JPS63219176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6239076A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5957422A (ja) | 半導体装置の製造方法 | |
| JPH0666335B2 (ja) | 炭化珪素ショットキ接合型電界効果トランジスタの製造方法 | |
| JPS58147168A (ja) | 半導体装置の製造方法 | |
| JPS6015978A (ja) | 電界効果トランジスタの製造方法 |