JPS58123588A - メロデイ発生用集積回路 - Google Patents
メロデイ発生用集積回路Info
- Publication number
- JPS58123588A JPS58123588A JP57006554A JP655482A JPS58123588A JP S58123588 A JPS58123588 A JP S58123588A JP 57006554 A JP57006554 A JP 57006554A JP 655482 A JP655482 A JP 655482A JP S58123588 A JPS58123588 A JP S58123588A
- Authority
- JP
- Japan
- Prior art keywords
- melody
- signal
- output
- integrated circuit
- generation integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、演奏動作の状態を枳出し、検出した＠号を出
力信号として、出力端子よりｌＡ部へ提供するメロディ
発生用集積回路（以下メロデイエＣという）Ｋ関する。
力信号として、出力端子よりｌＡ部へ提供するメロディ
発生用集積回路（以下メロデイエＣという）Ｋ関する。
従来のメロディＩＣは、演奏の開始、終了に関しては、
演奏開始のトリカー＠号を受は付ける入力端子を待つの
みであり、演奏中、あるいは演奏終了の確認という機能
を有する出力端一３！は特に待っていない。従って、例
えば演奏中か、演奏終了かを判断する場合においてに、
メロディＩＯ外部に、曲の長さに応じた専用のタイマー
１ＯＪｗＩが必要となっｋりず６゜このように従来のメ
ロディエＣでは、演奏状態を判断し、その演奏に同期を
とっテメロディエＣ周辺の装置等を動作きせることに、
必ずしも簡単なことではない。
演奏開始のトリカー＠号を受は付ける入力端子を待つの
みであり、演奏中、あるいは演奏終了の確認という機能
を有する出力端一３！は特に待っていない。従って、例
えば演奏中か、演奏終了かを判断する場合においてに、
メロディＩＯ外部に、曲の長さに応じた専用のタイマー
１ＯＪｗＩが必要となっｋりず６゜このように従来のメ
ロディエＣでは、演奏状態を判断し、その演奏に同期を
とっテメロディエＣ周辺の装置等を動作きせることに、
必ずしも簡単なことではない。
本発明にかかる欠点を除去しｋもので、その目的にメロ
ディＸＣ内部において、演奏動作状態の検出を行ない、
該検出信号を出カ端子′ｆ、通して外部へ提供すること
により、メロディ１０周辺の外部装置等を容易に制御す
ることを可能とし、メロデイエＣの応用範囲を拡げるこ
とにある。
ディＸＣ内部において、演奏動作状態の検出を行ない、
該検出信号を出カ端子′ｆ、通して外部へ提供すること
により、メロディ１０周辺の外部装置等を容易に制御す
ることを可能とし、メロデイエＣの応用範囲を拡げるこ
とにある。
以下実施例に基づいて本発明の詳細な説明する。
第１図は本発明における演奏動作状態の検出回路の一実
施例のブロック図である。
施例のブロック図である。
メロディデータメモリー１は音符長、音程等のメロディ
データを省き込むｎビットのリードオンリーメモリーで
あり、１音符毎のデータを１ワードとして演奏曲毎に４
Ｆき込みが行なゎγＬる。本実施例でに、メロディデー
タメモリーのゎビット目を、曲の終了検出用として使用
し、エンドビット出力シている。エンドビットＶＣニ曲
の最終音符にてのみ、データ“１“を書込む。アドレス
カウンタ２に前記メロディデータメモリーのアドレスを
与えるｍピットのカウンタ群であり、その出力はアドレ
スデコーダ３全通してデコードさγＬメロディデータメ
モリのアドレスとなる。前記アドレスカウンタの入力ク
ロックＯＤＡは、演奏さｎる音符の１音符長に相当する
周期のクロックであり、アドレスカウンタ２ｉｄＣ！Ｌ
Ａの立上りエツジでインクリメントさｎる。従って前貞
−メロデイデータメモリのアドレスは１ｆ符毎にインク
リメントさｎることになる。フリップフロップ４Ｖｉ人
カクロツクの立下りエツジでデータ書き込みを行なうフ
リップ７０ツブであり、前記メロディデータメモリのエ
ンドビット出力を入力とし、その出力は次段の２人力Ｎ
ＡＮＤゲー）１−通して、曲の終了を示すエンド＠号と
なる。ＮＯＲゲート７と８とはセット・リセットタイプ
のフリップ７０ツブヲ構成し、そのセット信号としては
演奏開始時（ＩＣ１発パルスとして出力さｎゐスタート
信号ヲ、リセット侶旬としては前ｕｅエンド信号をイン
バータ６全通して反転し与えている。その出力にメロデ
ィ−Ｃが演奏中であることを示すビジィ信号となる。
データを省き込むｎビットのリードオンリーメモリーで
あり、１音符毎のデータを１ワードとして演奏曲毎に４
Ｆき込みが行なゎγＬる。本実施例でに、メロディデー
タメモリーのゎビット目を、曲の終了検出用として使用
し、エンドビット出力シている。エンドビットＶＣニ曲
の最終音符にてのみ、データ“１“を書込む。アドレス
カウンタ２に前記メロディデータメモリーのアドレスを
与えるｍピットのカウンタ群であり、その出力はアドレ
スデコーダ３全通してデコードさγＬメロディデータメ
モリのアドレスとなる。前記アドレスカウンタの入力ク
ロックＯＤＡは、演奏さｎる音符の１音符長に相当する
周期のクロックであり、アドレスカウンタ２ｉｄＣ！Ｌ
Ａの立上りエツジでインクリメントさｎる。従って前貞
−メロデイデータメモリのアドレスは１ｆ符毎にインク
リメントさｎることになる。フリップフロップ４Ｖｉ人
カクロツクの立下りエツジでデータ書き込みを行なうフ
リップ７０ツブであり、前記メロディデータメモリのエ
ンドビット出力を入力とし、その出力は次段の２人力Ｎ
ＡＮＤゲー）１−通して、曲の終了を示すエンド＠号と
なる。ＮＯＲゲート７と８とはセット・リセットタイプ
のフリップ７０ツブヲ構成し、そのセット信号としては
演奏開始時（ＩＣ１発パルスとして出力さｎゐスタート
信号ヲ、リセット侶旬としては前ｕｅエンド信号をイン
バータ６全通して反転し与えている。その出力にメロデ
ィ−Ｃが演奏中であることを示すビジィ信号となる。
スイッチ９にエンド信号とビジィ信号との選択スイッチ
であり、選択さｎた信号がバッフ了１０全通シてエンド
信号あるいはビジィ信号として外部端子へ出力さｎる。
であり、選択さｎた信号がバッフ了１０全通シてエンド
信号あるいはビジィ信号として外部端子へ出力さｎる。
土ＷＥ’ 笑ｍ例のタイムチャートを第２図に示す。
以上のように本実施例でげエンド信号、あるいはビジィ
信号全演奏状態を外部へ知らせる信号として出力し、こ
の出力信号をメロディ−Ｃの周辺装置に対する制御信号
あるいに、応答信号として用いることにエリ、メロディ
−Ｃの機能の拡大を滑っている。
信号全演奏状態を外部へ知らせる信号として出力し、こ
の出力信号をメロディ−Ｃの周辺装置に対する制御信号
あるいに、応答信号として用いることにエリ、メロディ
−Ｃの機能の拡大を滑っている。
その応用例の１つを第３図に示す。本図中における１１
に、エンド信号を出力するＥＮＤ端子を１１ 有するメロディ−Ｃであり゛、スピーカー２ｉｊ前記メ
ロディ−Ｃにエリ駆動さｎるスピーカである。
に、エンド信号を出力するＥＮＤ端子を１１ 有するメロディ−Ｃであり゛、スピーカー２ｉｊ前記メ
ロディ−Ｃにエリ駆動さｎるスピーカである。
１３は音声合成用の集積回路であり、スピーカ１４は前
配音声合成用ｌ０ＶＣ工り駆動さするスピーカである。
配音声合成用ｌ０ＶＣ工り駆動さするスピーカである。
メロデイエ０１１の演奏開始信号入力端一７ＭＴにトリ
ガー人力が印加さｎると、メロディＩＣは演奏林態とな
り、ＩＣ内部のメロディデータメモリーの内容ハ、スピ
ーカ１２全通して音として順次出力ざｎる。曲の終了時
［１ｊＥＮＤ端子よりエンド信号を出力する。このエン
ド信号は音声合成用工０１３のトリカー入力端子５ＴＡ
ＲＴへ接続さｎ１前記音声合成用ＩＣを起動する。“す
なわち、この例においてはメロディＩＣによるチャイム
音の後に「いらつしゃいませ」等の音声を続けるという
機能を容易に実現せしめている。
ガー人力が印加さｎると、メロディＩＣは演奏林態とな
り、ＩＣ内部のメロディデータメモリーの内容ハ、スピ
ーカ１２全通して音として順次出力ざｎる。曲の終了時
［１ｊＥＮＤ端子よりエンド信号を出力する。このエン
ド信号は音声合成用工０１３のトリカー入力端子５ＴＡ
ＲＴへ接続さｎ１前記音声合成用ＩＣを起動する。“す
なわち、この例においてはメロディＩＣによるチャイム
音の後に「いらつしゃいませ」等の音声を続けるという
機能を容易に実現せしめている。
本発明は上記の例に示すように、メロディＩＣの演奏動
作状態を示す信号を、メロディＩＣ周辺の外部装置への
制御信号、あるいは応答信号として出力することにエリ
、メロディＩＣの応用範囲を飛躍的に拡大する効果を有
する。
作状態を示す信号を、メロディＩＣ周辺の外部装置への
制御信号、あるいは応答信号として出力することにエリ
、メロディＩＣの応用範囲を飛躍的に拡大する効果を有
する。
第１図は本発明における演奏動作状態の検出口 ５ −
路の一実施例のブロック図、第２図Ｆｉ第１図に示した
実施例における検出回路の動作タイムチャート図、第６
因は本発明における一応用例のブロック図である。 １・・・メロディデータメモリ ２・・・アドレスカウンタ ３・・・アドレスカウンタ ４・・・フリップフロップ ５・・・Ｎ ＡＮＤゲート回路 ６・・・インバータ ７．８・・・ＮＯＲゲート回路 ？・・・スイッチ回路 １０・・・バッファ回路 １１・・・メロディＩＣ １２１１４・・・スピーカ １３・・・音声＠成用工Ｃ 第２図において、ＡはＯＬＡ信号、Ｂはスタート信−Ｓ
、Ｃａメロディデータメモリのエンドピット出力信−Ｑ
、Ｄはフリップフロップ出力＠”ｔ 、Ｂはエンド信号
、Ｆはビジィ信号、そしてＧにバラ ６− ファ出力信号（エンド信号）のタイムチャートを各々示
している。 以 上 ７−
実施例における検出回路の動作タイムチャート図、第６
因は本発明における一応用例のブロック図である。 １・・・メロディデータメモリ ２・・・アドレスカウンタ ３・・・アドレスカウンタ ４・・・フリップフロップ ５・・・Ｎ ＡＮＤゲート回路 ６・・・インバータ ７．８・・・ＮＯＲゲート回路 ？・・・スイッチ回路 １０・・・バッファ回路 １１・・・メロディＩＣ １２１１４・・・スピーカ １３・・・音声＠成用工Ｃ 第２図において、ＡはＯＬＡ信号、Ｂはスタート信−Ｓ
、Ｃａメロディデータメモリのエンドピット出力信−Ｑ
、Ｄはフリップフロップ出力＠”ｔ 、Ｂはエンド信号
、Ｆはビジィ信号、そしてＧにバラ ６− ファ出力信号（エンド信号）のタイムチャートを各々示
している。 以 上 ７−
Claims (1)
- メロディ発生用集積回路において、前記メロディ発生用
集積回路の演奏動作状態の検出を行ない該検出信号を出
力信号として外部へ提供することを特命とするメロディ
発生用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006554A JPS58123588A (ja) | 1982-01-19 | 1982-01-19 | メロデイ発生用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57006554A JPS58123588A (ja) | 1982-01-19 | 1982-01-19 | メロデイ発生用集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123588A true JPS58123588A (ja) | 1983-07-22 |
Family
ID=11641546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57006554A Pending JPS58123588A (ja) | 1982-01-19 | 1982-01-19 | メロデイ発生用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123588A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126892A (en) * | 1980-03-11 | 1981-10-05 | Casio Computer Co Ltd | Electric power reducing system for automatic playing device |
-
1982
- 1982-01-19 JP JP57006554A patent/JPS58123588A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56126892A (en) * | 1980-03-11 | 1981-10-05 | Casio Computer Co Ltd | Electric power reducing system for automatic playing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008436A (ko) | 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치 | |
| KR900003863A (ko) | 디지탈 오디오기기의 뮤트회로 | |
| JPS58123588A (ja) | メロデイ発生用集積回路 | |
| KR900017291A (ko) | 지연 회로 | |
| JPS6161399B2 (ja) | ||
| KR960001999A (ko) | 메모리 뱅크 선택회로 | |
| KR920004981A (ko) | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 | |
| JPS6042547B2 (ja) | 半導体記憶装置 | |
| JPS59197098A (ja) | 連続語音声発生装置 | |
| JPS6118153B2 (ja) | ||
| JPS6030872Y2 (ja) | 磁気バブル記憶装置 | |
| KR920007399A (ko) | 음성 토크 백 제어방법 및 장치 | |
| JPS58218677A (ja) | 音声記憶機能付電子機器 | |
| KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 | |
| SU1451762A1 (ru) | Устройство дл синтеза речи | |
| KR970029068A (ko) | 메모리의 입/출력 장치 | |
| JPS587694A (ja) | １チツプ音発生集積回路 | |
| JPS60140105U (ja) | 増設ベ−スのアドレス設定回路 | |
| KR980004912A (ko) | 음성 지원 기능을 갖는 가요반주기 및 그 구현 방법 | |
| JPS6386046A (ja) | メモリ・セレクト方式 | |
| KR870004398A (ko) | Adpcm 음성합성기의 평가보드 | |
| JPS63245020A (ja) | デコ−ダ回路 | |
| JPS5769961A (en) | Data receoder | |
| JPS57105057A (en) | Address system of external storage device | |
| KR930006710A (ko) | 디지탈 오디오 시스템의 램 어드레스 컨트롤장치 |