JPS5812356A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5812356A JPS5812356A JP11019281A JP11019281A JPS5812356A JP S5812356 A JPS5812356 A JP S5812356A JP 11019281 A JP11019281 A JP 11019281A JP 11019281 A JP11019281 A JP 11019281A JP S5812356 A JPS5812356 A JP S5812356A
- Authority
- JP
- Japan
- Prior art keywords
- region
- depletion
- electrode
- prevented
- shadow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000956 alloy Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 230000006866 deterioration Effects 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 230000003405 preventing effect Effects 0.000 abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 abstract 2
- 239000000758 substrate Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000011109 contamination Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係り、汚染による逆耐圧の劣化を
改善した構造に関する。
改善した構造に関する。
従来、第１図に示すようなＮ形半導体基板ＩＦｃＰ形不
純物を拡散してＰ影領域２を形成する仁とＫよシ、Ｐ−
Ｎ接合を形成し、このＰ影領域２に電極３を形成したダ
イオードの製造において、導入されるＮａ＋イオンなど
Ｋよる汚染、または長時間の動作中に外部から侵入する
不純物汚染などによシ、基板１０表面に形成される酸化
膜、たとえば８１０．ｌｉｄ中または基板１のｓｔ −
８１０２ＩＩＩ ｉの界面付近に■電荷が誘起される。
純物を拡散してＰ影領域２を形成する仁とＫよシ、Ｐ−
Ｎ接合を形成し、このＰ影領域２に電極３を形成したダ
イオードの製造において、導入されるＮａ＋イオンなど
Ｋよる汚染、または長時間の動作中に外部から侵入する
不純物汚染などによシ、基板１０表面に形成される酸化
膜、たとえば８１０．ｌｉｄ中または基板１のｓｔ −
８１０２ＩＩＩ ｉの界面付近に■電荷が誘起される。
この状態で、Ｐ−Ｎ接合に逆バイアス電圧を印加した時
に形成される空乏層５は、Ｐ影領域２の表面では拡がシ
やすく、Ｎ形層１０表面では空乏化しにくい、このため
、上記したｅ電荷による汚染が進行すると、Ｐ影領域２
表面の空乏層５は遂には電極ＩＫｉで到達し、ノ量ンチ
スルーを起して逆耐圧を劣化させる原因となっていた。
に形成される空乏層５は、Ｐ影領域２の表面では拡がシ
やすく、Ｎ形層１０表面では空乏化しにくい、このため
、上記したｅ電荷による汚染が進行すると、Ｐ影領域２
表面の空乏層５は遂には電極ＩＫｉで到達し、ノ量ンチ
スルーを起して逆耐圧を劣化させる原因となっていた。
本発明は上記事情に艦みてなされたもので、その目的と
するとζろはＳ ＮＪＩＫＰ形領域を影領域、仁のＰ影
領域に該Ｐ影領域よシも高濃度なＰ＋領域を介して電極
を設ける構成において、上記電極をムｚｔたはム翰金で
形成し、上記針領域を囲むようｋさらＫＰ＋領域を設け
る仁とによ〕、電極近傍の空乏化を防止し、空乏化によ
る／豐ンチスルーの発生を防止し、逆耐圧の劣化を防止
した半導体装置を提供することにある。
するとζろはＳ ＮＪＩＫＰ形領域を影領域、仁のＰ影
領域に該Ｐ影領域よシも高濃度なＰ＋領域を介して電極
を設ける構成において、上記電極をムｚｔたはム翰金で
形成し、上記針領域を囲むようｋさらＫＰ＋領域を設け
る仁とによ〕、電極近傍の空乏化を防止し、空乏化によ
る／豐ンチスルーの発生を防止し、逆耐圧の劣化を防止
した半導体装置を提供することにある。
以下、本発明の一１！ｊｍｌＩＫついて図面を参照して
説明する。
説明する。
第２図において、Ｎ形半導体基板１１の内表面に不純物
を拡散してＰ影領域１２を形成し、このＰ影領域１２の
電極を次のように形成する。
を拡散してＰ影領域１２を形成し、このＰ影領域１２の
電極を次のように形成する。
すなわち、表面に酸化ｊＩ（たとえｉｆ ８１０□Ｊ１
Ｋ）１１を形成し、この酸化膜１１ｔマスキングして電
極形成部にコンタクトホール７４ｔ−形成する０次に、
このコンタクトホール１４を介して不純物を拡散して高
濃度な第八１領域Ｊ５を形成する０次に、仁の第１のＰ
＋領域１６の表面に電極としてＡｔ”＊ｆｌ−はムｔを
含む合金層を形成し、／ｆターンエングして７ノード電
極１６を構成する。
Ｋ）１１を形成し、この酸化膜１１ｔマスキングして電
極形成部にコンタクトホール７４ｔ−形成する０次に、
このコンタクトホール１４を介して不純物を拡散して高
濃度な第八１領域Ｊ５を形成する０次に、仁の第１のＰ
＋領域１６の表面に電極としてＡｔ”＊ｆｌ−はムｔを
含む合金層を形成し、／ｆターンエングして７ノード電
極１６を構成する。
また、上記Ｐ＋領域１５を囲むようｋＰ形領領域１２内
表面に、さらに第２のＰ＋領域を形成するためのコンタ
クトホール１ｒを前記コンタクトホール１４と同時に形
成する。そして、このコンタクトホール１１を介して不
純物を拡散して高濃度な第２のＰ＋領域１８を形成し、
このＰ十領域ＩＩＩの表面にもムｔまたはムｔｔ含む合
金層１９を形成する。
表面に、さらに第２のＰ＋領域を形成するためのコンタ
クトホール１ｒを前記コンタクトホール１４と同時に形
成する。そして、このコンタクトホール１１を介して不
純物を拡散して高濃度な第２のＰ＋領域１８を形成し、
このＰ十領域ＩＩＩの表面にもムｔまたはムｔｔ含む合
金層１９を形成する。
なお、実際の製造に際しては、Ｐ＋領域１５゜１８も同
時に形成し、ムｚｔたはムｔを含む合金層のｄターンユ
ングを行えばそれぞれ同時に形成できる。また、電極１
ＧはＰ影領域１２の電極として用いるがＡｔまたはムｔ
を含む合金層１＃は７０−ティング（浮遊）の状態で用
いることが特徴である。
時に形成し、ムｚｔたはムｔを含む合金層のｄターンユ
ングを行えばそれぞれ同時に形成できる。また、電極１
ＧはＰ影領域１２の電極として用いるがＡｔまたはムｔ
を含む合金層１＃は７０−ティング（浮遊）の状態で用
いることが特徴である。
このようにして、Ｎ形半導体基板１１とＰ影領域１２と
のＰ−Ｎ９合からなるダイオードを構成するものである
。
のＰ−Ｎ９合からなるダイオードを構成するものである
。
このように、 Ｐ＋領域１８を設けることｋよりて、−
領域ＪＪを介して形成した電極１６の周囲が空乏化する
のを防止し、さらに空乏化の防止効果を十分ならしめる
ためＫＰ＋領域１８の表面にもムｔを接触させて合金化
させることによシ、ムｔがＰ影領域１１中に導入されて
そのムｔがアクセｌりとして作用し、実効的に表ｗＢｌ
ｌＩｉ度を高くするようにしたものである。これによ〕
、空乏化を防止できるので空乏化による／４ンチスルー
を防止でき、逆耐圧の劣化を防止できる。
領域ＪＪを介して形成した電極１６の周囲が空乏化する
のを防止し、さらに空乏化の防止効果を十分ならしめる
ためＫＰ＋領域１８の表面にもムｔを接触させて合金化
させることによシ、ムｔがＰ影領域１１中に導入されて
そのムｔがアクセｌりとして作用し、実効的に表ｗＢｌ
ｌＩｉ度を高くするようにしたものである。これによ〕
、空乏化を防止できるので空乏化による／４ンチスルー
を防止でき、逆耐圧の劣化を防止できる。
なお、上記実施例では、ダイオ−ＰＫ適用し九場合にり
いてｉＳ！明したが、集積回路（ＩＣ）Ｋも適用できる
。たとえば第３図に示すように、Ｎ形半導体基板１１の
内表面に不純物を拡散してＰ影領域１１を形成する。し
かるのち、表面に酸化膜Ｊ１を形成し、この酸化膜３３
をΔターンユングしてコンタクトホール１４゜ｘｉ、ｓ
ｇを形成する。そして、このコンタクトホールＪ ｄ
ｓ Ｊ ｊ ｅ Ｊ ｇを介してＰ影領域１ｊの内表面
に不純物を拡散することによ〕、高濃度な第１．第２の
Ｐ＋領域ｓｒ、ｓｓおよびＮ影領域３９を形成する。す
なわち、Ｎ形半導体基板３１、Ｐ影領域１２およびＮ影
領域Ｉ９からなるＮＰＮ ）ランジスタを構成するもの
である０次に１表面にムｔまたはＡｔを含む合金層を形
成し、／４ターニングして電極４０．４１．４１を形成
する。このような構成において、Ｐ＋領域１８はＰ影領
域Ｊ２における電極４０近傍の空乏化を防止するための
もので、それを囲むように構成される。このようなトラ
ンジスタ構造においても、Ｐ影領域に形成される空乏化
を防止する仁とができ、これによシ逆耐圧の劣化を防止
できる。
いてｉＳ！明したが、集積回路（ＩＣ）Ｋも適用できる
。たとえば第３図に示すように、Ｎ形半導体基板１１の
内表面に不純物を拡散してＰ影領域１１を形成する。し
かるのち、表面に酸化膜Ｊ１を形成し、この酸化膜３３
をΔターンユングしてコンタクトホール１４゜ｘｉ、ｓ
ｇを形成する。そして、このコンタクトホールＪ ｄ
ｓ Ｊ ｊ ｅ Ｊ ｇを介してＰ影領域１ｊの内表面
に不純物を拡散することによ〕、高濃度な第１．第２の
Ｐ＋領域ｓｒ、ｓｓおよびＮ影領域３９を形成する。す
なわち、Ｎ形半導体基板３１、Ｐ影領域１２およびＮ影
領域Ｉ９からなるＮＰＮ ）ランジスタを構成するもの
である０次に１表面にムｔまたはＡｔを含む合金層を形
成し、／４ターニングして電極４０．４１．４１を形成
する。このような構成において、Ｐ＋領域１８はＰ影領
域Ｊ２における電極４０近傍の空乏化を防止するための
もので、それを囲むように構成される。このようなトラ
ンジスタ構造においても、Ｐ影領域に形成される空乏化
を防止する仁とができ、これによシ逆耐圧の劣化を防止
できる。
以上詳詠したように本発明によれば、Ｐ影領域に形成さ
れる電極近傍の空乏化を防止し、それによるａｌンチス
ルーの発生を防止し、逆耐圧の劣化を防止できる半導体
装置を提供できる。
れる電極近傍の空乏化を防止し、それによるａｌンチス
ルーの発生を防止し、逆耐圧の劣化を防止できる半導体
装置を提供できる。
第１図は従来の半導体装置の構造説明図、第２図は本発
明の一実施例を説明するための構造断面図、第３図は本
発明の他の実施例を説明するための構造断面図である・ ＪＪ、ＪＪ…Ｎ形半導体、ｓｘ、ｓｘ軸・Ｐ影領域、Ｊ
Ｊ、ＪＪ−酸化膜、１６ｅｌｌｌａｌＷｍ’１８・・・
Ｐ十領域、１１１ｅ１９ｅ４０．４１−電極、Ｓ＃・・
・Ｎ影領域。
明の一実施例を説明するための構造断面図、第３図は本
発明の他の実施例を説明するための構造断面図である・ ＪＪ、ＪＪ…Ｎ形半導体、ｓｘ、ｓｘ軸・Ｐ影領域、Ｊ
Ｊ、ＪＪ−酸化膜、１６ｅｌｌｌａｌＷｍ’１８・・・
Ｐ十領域、１１１ｅ１９ｅ４０．４１−電極、Ｓ＃・・
・Ｎ影領域。
Claims (4)
- （１） Ｎ形層＜ｐ影領域を設け、このＰ影領域に高
濃度な第１のＰ＋領域を介して電極を設けた構成におい
て、前記第１のＰ＋領域を囲むように前記Ｐ影領域に設
けられた第２のＰ＋領域を具備してなる仁とを特徴とす
る半導体装置。 - （２） 電極はムをまたはムＬを含む合金層で形成し
、第２のＰ＋領域の表面にはムｔまたはｈｔを含む合金
層を設けることｔ４Ｉ微とする特許請求の範囲第１項記
載の半導体装置。 - （３） 第２のＰ＋領域に設けられるＡＡまたはＡｔ
を含む合金層はフローティング状態に構成されることを
特徴とする特許請求の範囲第２項記載の半導体装置。 - （４） 第２のＰ＋領域はＰ影領域に形□成＼される
Ｐ＋領域、Ｎ影領域を囲むように設けることを特徴とす
る特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11019281A JPS5812356A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11019281A JPS5812356A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5812356A true JPS5812356A (ja) | 1983-01-24 |
Family
ID=14529376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11019281A Pending JPS5812356A (ja) | 1981-07-15 | 1981-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250997A (ja) * | 1989-03-23 | 1990-10-08 | Honda Motor Co Ltd | アルミニウム素材の防錆処理方法及びアルミニウム製船外機機体 |
| JP2006179823A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
-
1981
- 1981-07-15 JP JP11019281A patent/JPS5812356A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250997A (ja) * | 1989-03-23 | 1990-10-08 | Honda Motor Co Ltd | アルミニウム素材の防錆処理方法及びアルミニウム製船外機機体 |
| JP2006179823A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | サージ保護用半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5623771A (en) | Semiconductor memory | |
| US3532945A (en) | Semiconductor devices having a low capacitance junction | |
| JPS5758351A (en) | Substrate biasing device | |
| JPS5988875A (ja) | 光電変換素子 | |
| JPS577959A (en) | Semiconductor device | |
| JPS5812356A (ja) | 半導体装置 | |
| US3512057A (en) | Semiconductor device with barrier impervious to fast ions and method of making | |
| JPS61274366A (ja) | 高耐圧半導体装置 | |
| JPH02209735A (ja) | 半導体装置 | |
| JPS61164265A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPS60206040A (ja) | 半導体集積回路絶縁分離装置 | |
| JPH0124939Y2 (ja) | ||
| JPS63237462A (ja) | スタテイツク型半導体記憶装置およびその製造方法 | |
| JPH0828360B2 (ja) | 半導体装置 | |
| JPS6276775A (ja) | 半導体装置 | |
| KR900006487B1 (ko) | 반도체 장치의 콘택 구조 | |
| JPS58222560A (ja) | 半導体集積回路装置 | |
| JPS5880875A (ja) | 半導体集積回路用定電圧ダイオ−ド | |
| JPS5858764A (ja) | 光付勢半導体装置 | |
| JPS61140166A (ja) | 半導体装置 | |
| JPS61289667A (ja) | 半導体装置およびその製造方法 | |
| JPS62141758A (ja) | 半導体記憶装置 | |
| JPS62141756A (ja) | 半導体記憶装置 | |
| JPS61234068A (ja) | バイポ−ラｒａｍ | |
| JPS6263479A (ja) | 入力保護回路 |