JPS58119059A - マイクロプログラム制御装置 - Google Patents

マイクロプログラム制御装置

Info

Publication number
JPS58119059A
JPS58119059A JP57001597A JP159782A JPS58119059A JP S58119059 A JPS58119059 A JP S58119059A JP 57001597 A JP57001597 A JP 57001597A JP 159782 A JP159782 A JP 159782A JP S58119059 A JPS58119059 A JP S58119059A
Authority
JP
Japan
Prior art keywords
section
execution
unit
information
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57001597A
Other languages
English (en)
Inventor
Shinichi Nomiyama
野見山 眞一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57001597A priority Critical patent/JPS58119059A/ja
Publication of JPS58119059A publication Critical patent/JPS58119059A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ラム制御装置、さらに詳しく云えば限定された異常状態
での異常情報を選択的に退避させ、これによって容易に
障害を探索することができる1に構成したマイクロプロ
グラム制御装置に関する。
従来から障害探索機能を含むマイクロプログラム制御装
置には、マイクロプログラムの実行中に発生した異常状
態に応じて生成された種々の異常情報を収集する機能が
備えている。
これらのマイクロプログラム制御装置では、システムが
ある特定の状態にあるときに限って生成された異常情報
を収集できるため、収集できない異常情報もあり九。 
これを肪ぐにはすべての情報を収集しておかなければな
らず、膨大な退避エリアが必要である。 さらに1収集
された多量のデータの大部分が不必要であシ、所要デー
タを短時間で抽出するのはきわめて困難であった。
本発明の目的は上記の欠点を除去し、簡略化された障害
探索機能を有するマイクロブ田ダラム制御装置を提供す
ることにある。
前記目的を達成するために本発明によるマイクロプログ
ラム制御装置は、複数筒のマイクロワードから構成され
たマイクロプログラムを記憶しておく記憶部と、前記記
憶部に記憶されている前記マイクロワードを個々に読出
すように指示する指示部と、前記指示部の指示によって
読出された個々の前記マイクロワードを格納しておく格
納部と、前記格納部に読出されてきた個々の前記マイク
ロワードを解析して解読し、これを実行する実行部と、
前記実行部において前記マイクロプログラムを前記方法
で実行している期間に検出される異常情報を保持する保
持部と、あらかじめ選択された異常情報を登録しておく
制御情報記憶部と、前記保持部に記憶保持されている前
記異常情報を表わす内容と、前記制御情報記憶部に登録
されている前記異常情報を表わす内容とを比較する比較
部と、前記比較部に加えられた前記両内容が一致した場
合、前記保持部に保持されている前記内容を、退避する
退避部とを備え、前記マイクロプログラムを実行中に発
生した障害内容が前記制御情報記憶部に登録されている
前記内容と合致した場合に限って前記保持部に記憶され
ている前記内容を前記退避部に退避し\これによって限
定された異常状態における前記異常情報のみを収集でき
容易に障害探索できるように構成されている。
すなわち、本発明による装置では、まず収集すべき複数
項目の異常情報をあらかじめ制御情報記憶部K11i*
しておく、 次に1夷行部によってマイクロプログラム
が実行されている期間K、検出された異常情報をすでに
登録されている異常情報と比較する。 これKよって必
要な異常情報を知るとと4に、必要な異常情報のみが収
集できるようにマイクロプログラム制御装置を構成して
障害探索機能を簡略化する。
次に、本発明を実施例を示す図面を参照してさらに詳し
く説明する。
本発明の一実施態様を示す第1図において、指示部1は
記憶部2の内容を読出したシ、情報を記憶部2に記憶し
たシするのに必要なアドレス情報を保有するアドレスレ
ジスタである。
記憶部2は読出し書込み両用のメモリであ転複数箇のマ
イクロワードから構成されているマイクロプログラムを
格納する。 指示部1によってアドレス情報が配憶部2
へ与えられると1このアドレス情報に応じて選択された
マイクロワードが格納部3に読出される。 すなわち、
格納部3は記憶部2がら読出されたマイク−ワードを格
納するレジスタである。
格納部3に格納されたマイクロワードは実行部4によっ
て解析され、マイクロワードを解析するととKよって解
読された命令は実行部4によって実行される。 実行部
4では上のようなマイクロ命令の実行をする以外K、次
に実行すべ自マ4クロワードの命令を選択するために、
指示部1へ次のアドレス情報をセットする。
この場合、格納部3に格納されているマイクロワードに
含まれているアドレス情報、またはマイクロワードの命
令を実行して得られた演算結果の情報がアドレス情報と
なる。
実行部4によってマイクロワードの命令を実行して得ら
れた演算結果の情報は保持部5に格納される。 保持部
5は複数筒のレジスタで構成されていゐ。 実行部4に
よっである種のマイクロワードの命令が実行されたとき
には、比較部6にセットされているマイクロワードの命
令も実行される。 比較部6には複数筒のマイクロワー
ドがセットされておシ、記憶部2に格納されているマイ
タロワードの一部分が比較部−に保有されている。 し
たがって、記憶部2に書込まれた他のマイクロワードと
同様にして1指示部1のアドレス情報にしたがって比較
部6のマイクロワードが読出される。 読出され九マイ
クロワードは格納部3に格納されているが実行部4に転
送されるとマイクロワードの命令が実行される。 比較
部6に保有されている複数箇のマイクロワードが実行部
4に転送され、マイクロワードの命令が実行されると、
制御情報記憶部7から異常情報が読出される。
読出された異常情報は保持部5のあるvシスpにいうた
ん格納される。 次にこの情報と他のレジスタに格納さ
れている異常情報とが比較される。 制御情報記憶部7
は一種のバッファメモリでsb、記憶部2を構成する読
出し書込み両用メモリの一部分である。
ある種の指令が上位装置100からマイク冒プログラム
制御装置200 K出されると、指定された情報が制御
情報記憶部7に書込まれる。
上位装置100からの要求は、マイクロプログラム制御
装置200の内部にある入出力制御部10によって検出
される。 入出力制御部10によって上位装置100か
らの要求が受信された場合には為実行部4でマイクロワ
ードの命令を実行している期間にとの要求が識別される
。 この場合には、実行部4が上位装置100からの要
求を処理するので、指示部1にアドレス情報を与える。
実行部4でマイクロワードの命令を実行しているときK
は、上位装置100からの情報を入出力制御部10で受
信し、制御情報記憶部7へこの情報を書込んでいる。
保守盤300を操作してマイクロプログラム制御装置2
00を制御し、これによって制御情報記憶部7へ必要な
情報を書込むことも可能である・制御情報記憶部7に書
込まれるべき情報は、マイクロプログラムが実行される
ときに生ずる異常状態を識別するためのもので、エラー
符号群から選ばれている。 すなわち、エラー相号群か
ら選ばれた複数箇の符号が制御情報記憶部7へ書込壕れ
る。
比較部6にセットされているマイクロワードの命令が実
行部4によって実行されていると電に、制御情報記憶部
7にあらかじめ登録されている異常情報と同じエラー符
号が存在すると、奥行部4ではこのエラー符号によって
表わされている障害がシステム内で発生したことを検知
する。
このときには保持部5に格納されているレジスタ情報、
および実行情報記憶部8に格納されている異常情報が退
避部9に退避される。
率避はマイクロプログラムによって行なわれ、実行部4
は指示部1へ必要なアドレス情報をセットして、このマ
イクロプログラムを起動する。
実行情報記憶部8および退避部9はそれぞれバッファメ
モリの一種であり、記憶部2を構成する読出し書込み両
用メ峰りの一部である。
実行情報記憶部8は穫々の実行制御情報を格納するもの
で、マイクロプログラムを実行部4で実行する場合に使
用される。 制御情報記憶部7に登録された異常情報と
、保持部5に格納された異常情報とは、比較部6にセッ
トされているマイクロワニドの命令を実行して比較され
る。
両方の情報が一致している場合には、保持部5に格納さ
れている情報と実行情報記憶部8に格納されている情報
とが退避部9へ転送される。
保持部5に格納されている異常情報は、マイク胃プログ
ラムを実行部4で実行して得られた演算結果である。
上(説明した構成において、上位装置100かも制御情
報配憶部7に登録すべき情報を送出するように指令が出
されると、上位装置100は起動要求をマイクロプログ
ラム制御装置200に出す。 この起動要求はマイクロ
プログラム制御装置2000Å出力制御部10で受信さ
れる。
記憶部2から読出されたマイクロプログラムを実行部4
が実行している期間に入出力制御部10が起動要求を受
信している場合には、これをマイクロプログラム制御装
置200が識別する。
とのときには、必要な命令を実行するために指示部1に
アドレス情報がセットされる。
このアドレス情報に応じて、必要なマイクロプログラム
が記憶部2から読出され、格納部3に転送される。 実
行部4では格納部3に書込まれているマイクロワードの
命令を実行する。
入出力制御部10は上位装置100から送出された情報
を実行部4の制御の下で受信し、受信した情報を制御情
報記憶部7に書込む。
次に、上位装置100から出され九通常の指令が実行さ
れると、入出力制御部10で検出され九指令内容に応じ
、実行部4によって指示部1ヘアドレス情報がセットさ
れる。 そこで、必要なマイクロプログラムを記憶部2
から読出して格納部3へ転送する。 実行部4では格納
部3の内容にもとづいて命令を実行する・ 実行部4でiイクロワードの命令を実行して得られる演
算結果の情報は、保持部5訃よび実行情報記憶部8に記
憶される。
実行部4でマイクロプログラムの命令を実行中に異常状
態が検出されると;異常情報が保持部5のレジスタに書
込まれる。 このとき、比較部・にセットされている一
iイクロワードの命令を実行するが、その前に実行部4
は指示部1へ必要なアドレス情報をセットする。
比較部6にセットされていたマイクロワードは格納部3
を介して実行部4に転送された後実行される。 この命
令の実行期間に、保持部5にセットされていた異常情報
が制御情報記憶部7へ既に登録されているか否かを調査
し、登録されている場合に限って保持部5および実行情
報記憶部8の内容を退避部9に転送して格納する。
この動作によって、あらかじめ設定しておいた異常状態
が検出された場合に限って異常情報が収集される。 し
たがって・障害を探索する場合に退避部9の内容から容
易に有効な情報を得ることができる。
本発明によれば、以上説明したようにあらかじめ登録し
ておいた異常情報のみが収集されるため、退避エリアを
効率的に使用でき、さらに障害探索システムを簡易化で
きると云う効果がある。
【図面の簡単な説明】
1・・・指示部     2−・記憶部3・・・格納部
     4・・・実行部580.保持部     6
・・・比較部7・・・制御情報記憶部 8・・・実行情報記憶部 9・・・退避部     10・・・入出力制御部10
0・・・上位装置 200−・・マイクロプログラム制御装置300−・・
保守盤 特許出願人 日本電気株式会社

Claims (1)

    【特許請求の範囲】
  1. 複数筒のマイクロワードから構成され九マイクロプログ
    ラムを記憶しておく記憶部と、前記記憶部に記憶されて
    いる前記マイクロワードを個々に読出すように指示する
    指示部と、前記指示部の指示によって読出された個々の
    前記マイクロワードを格納しておく格納部と、前記格納
    部に読出されてきた個々の前記マイクロワードを解析し
    て解読し、これを実行する実行部と1前記実行部におい
    て前記マイクロプログラムを前記方法で実行している期
    間に検出され為異常情報を保持する保持部と、あらかじ
    め選択された異常情報を登録しておく制御情報記憶部と
    1前記保持部に記憶保持されている前記異常情報を表わ
    す内容と、前記制御情報記憶部に登録されている前記異
    常情報を表わす内容とを比較する比較部と、前記比較部
    に加えられ先前記両内容が一致した場合、前記保持部に
    保持されてい為前記内容を退避する退避部とを備え、前
    記マイクロプログラムを実行中に発生した障害内容が前
    記制御情報記憶部に登録されている前記内容と舎致し九
    場合に限って前記保持部に記憶されてい為前記内容を前
    記退避部に退避し、これKよって限定された異常状態に
    おける前記異常情報Oみを収集でき、容易に障害探索で
    きるように構成したマイクロプログラム制御装置0
JP57001597A 1982-01-08 1982-01-08 マイクロプログラム制御装置 Pending JPS58119059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57001597A JPS58119059A (ja) 1982-01-08 1982-01-08 マイクロプログラム制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57001597A JPS58119059A (ja) 1982-01-08 1982-01-08 マイクロプログラム制御装置

Publications (1)

Publication Number Publication Date
JPS58119059A true JPS58119059A (ja) 1983-07-15

Family

ID=11505904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57001597A Pending JPS58119059A (ja) 1982-01-08 1982-01-08 マイクロプログラム制御装置

Country Status (1)

Country Link
JP (1) JPS58119059A (ja)

Similar Documents

Publication Publication Date Title
US6119246A (en) Error collection coordination for software-readable and non-software readable fault isolation registers in a computer system
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
JPS5958547A (ja) マイクロプログラム制御装置のエラ−処理方式
US6141635A (en) Method of diagnosing faults in an emulated computer system via a heterogeneous diagnostic program
JPS58119059A (ja) マイクロプログラム制御装置
JPS59114637A (ja) デ−タ処理装置
JPH04338840A (ja) プログラムデバッグ支援処理装置
US5901300A (en) Control store address stop
JPH0667921A (ja) 障害処理機能を有する情報処理装置
JP3130421B2 (ja) プログラム解析方法および装置
JPH05216718A (ja) デバッグ方法
JPH07152594A (ja) 制御プロセッサのリトライ制御方式
JPS6248865B2 (ja)
JPS6146535A (ja) 擬似エラ−設定制御方式
JPS5922147A (ja) 再試行処理のチエツク方式
JPH0215340A (ja) 状態履歴記憶装置の制御方式
JPS63310040A (ja) デ−タ採取方式
JPS62210551A (ja) マイクロプログラム追跡装置
JPH03100826A (ja) 情報処理装置
JPS5875256A (ja) 実行命令遂行状態のモニタ方式
JPS60129845A (ja) 情報処理装置の制御方式
JPS59229658A (ja) 情報処理装置
JPH02235150A (ja) 情報処理装置
JPH10320232A (ja) マイクロプログラムデバッグ装置
JPS59165128A (ja) 対話型デ−タ入力方式