JPS5875256A - 実行命令遂行状態のモニタ方式 - Google Patents
実行命令遂行状態のモニタ方式Info
- Publication number
- JPS5875256A JPS5875256A JP56171498A JP17149881A JPS5875256A JP S5875256 A JPS5875256 A JP S5875256A JP 56171498 A JP56171498 A JP 56171498A JP 17149881 A JP17149881 A JP 17149881A JP S5875256 A JPS5875256 A JP S5875256A
- Authority
- JP
- Japan
- Prior art keywords
- execution
- instruction
- unit
- common bus
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3471—Address tracing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、命令先取り方式を採用した情報処理システム
における実行的遂行状態のモニタ方式％式％ 一般に、電子計算機、プルグラマプル・コントローラ等
のストアードプログラム方式の情報処理システムにおい
ては、記述されたプログラムの流れに応じて処理が遂行
される。このようなプログラムに誤りがあってはならな
い。プログラムの誤りには文法的な誤りと論理的な誤り
があり、前者は原始プログラムを機械語に翻訳するアセ
ンブラ、コンパイラにより検出し、後者についてはシミ
ュレータ及び装置自身の動作確認にて検出する。装置自
身の動作確認の為には外部から処理の遂行状態を知る必
要が有り、モニタ機能が必須のものである。
における実行的遂行状態のモニタ方式％式％ 一般に、電子計算機、プルグラマプル・コントローラ等
のストアードプログラム方式の情報処理システムにおい
ては、記述されたプログラムの流れに応じて処理が遂行
される。このようなプログラムに誤りがあってはならな
い。プログラムの誤りには文法的な誤りと論理的な誤り
があり、前者は原始プログラムを機械語に翻訳するアセ
ンブラ、コンパイラにより検出し、後者についてはシミ
ュレータ及び装置自身の動作確認にて検出する。装置自
身の動作確認の為には外部から処理の遂行状態を知る必
要が有り、モニタ機能が必須のものである。
特に装置の実稼動状態におけるモニタ機能（オン・ライ
ン・モニタ）は重要なものである。
ン・モニタ）は重要なものである。
このようなモニタ機能は装置の処理効率及び信頼性を損
う事のない、容易で簡便な方法にて実現する事が望まし
い。
う事のない、容易で簡便な方法にて実現する事が望まし
い。
第１図はかかるモニタ機能を備えた情報処理システムの
一構成例を示すブロック図である。同図において、１は
共通バス、２はバス制御ユニット、３は中央処理ユニッ
ト（ＣＰＵ）、４はメモリ・ユニット、５は訓カニニッ
ト、６はモニタ・インタフェース・ユニット、７はモニ
タ・ユニット、である。
一構成例を示すブロック図である。同図において、１は
共通バス、２はバス制御ユニット、３は中央処理ユニッ
ト（ＣＰＵ）、４はメモリ・ユニット、５は訓カニニッ
ト、６はモニタ・インタフェース・ユニット、７はモニ
タ・ユニット、である。
第１図において、中央処理ユニット３はメモリ・ユニッ
ト４に記述されたプログラムを共通バス１を介して、順
次取り込みメモリ・ユニット４及び入出カニニット５を
参照しながら解釈・実行する。
ト４に記述されたプログラムを共通バス１を介して、順
次取り込みメモリ・ユニット４及び入出カニニット５を
参照しながら解釈・実行する。
また、処理結果は共通バスｌを介し゛Ｃ１メモリ・ユニ
ット４及び入出カニニット５に出力する。尚、共通バス
１はバス制御ユニット２により制御する。
ット４及び入出カニニット５に出力する。尚、共通バス
１はバス制御ユニット２により制御する。
このような情報処理システムにおいて、処理の遂行状態
をモニタする一般的な方法は、共通バス１に出力される
情報をモニタ・インターフェース・ユニット６により収
集し、モニタ・ユニット７に出力することによりモニタ
する方法である。。
をモニタする一般的な方法は、共通バス１に出力される
情報をモニタ・インターフェース・ユニット６により収
集し、モニタ・ユニット７に出力することによりモニタ
する方法である。。
従来の実行命令遂行状態モニタ方式を第２図および第３
図を参照して具体的に説明する。
図を参照して具体的に説明する。
第２図は従来のモニタ方式の要部を示す詳細ブロック図
であり、第３図は第２図の回路の動作説明に必要な諸信
号のタイミング図である。
であり、第３図は第２図の回路の動作説明に必要な諸信
号のタイミング図である。
第２図において、１は共通バス、６はモニタ、インタフ
ェース、ユニット、２３はアドレス・データレジスタ、
２４は命令データレジスタ、２６はバッファ・メモリ、
である。
ェース、ユニット、２３はアドレス・データレジスタ、
２４は命令データレジスタ、２６はバッファ・メモリ、
である。
第２図、第３図を参照して動作を説明する。中を
央処理ユニットはプログラム（命令）取り込むタイミン
グにてＦＥＴＣＨ信号（第３図参照）を共通バスｌに出
力する。ＦＢＴＣＨ信号を出力する時には中央処理ユニ
ット内のプログラムの流れを制御するプログラムカウン
タによって参照メモリ・アドレスがアドレス・データ（
第３図参照）として、共共通ハス１に出゛力されている
。メモリ・ユニットはＦＥＴＣＨ信号及びアドレス・デ
ータを受信すると所定のメモリ内情報を命令データ（第
３図参照）として共通バス１に出力し・データ確立のタ
イミングで読み取りＯＫ倍信号第３図参照）を出力する
。中央処理ユニットは読み取りＯＫ信号受信にてＦＥＴ
ＣＨ信号を落すと共に、命令データを取り込み命令の解
釈・実行にうつる。この時モニタ・インタフェース・ユ
ニット６は、共通バス１における情報を監視していて、
ＦＥＴＱ（信号の立下り２５のタイミングにて、アドレ
ス・データ及び命令・データをレジスタ２３．２４に取
り込む。そして、ＦＥＴＣＨ信号立下がりの次のクロッ
クにてレジスタ情報をバッファ・メモリ２６に転送し、
実行命令のモニタ機能を達成する。
グにてＦＥＴＣＨ信号（第３図参照）を共通バスｌに出
力する。ＦＢＴＣＨ信号を出力する時には中央処理ユニ
ット内のプログラムの流れを制御するプログラムカウン
タによって参照メモリ・アドレスがアドレス・データ（
第３図参照）として、共共通ハス１に出゛力されている
。メモリ・ユニットはＦＥＴＣＨ信号及びアドレス・デ
ータを受信すると所定のメモリ内情報を命令データ（第
３図参照）として共通バス１に出力し・データ確立のタ
イミングで読み取りＯＫ倍信号第３図参照）を出力する
。中央処理ユニットは読み取りＯＫ信号受信にてＦＥＴ
ＣＨ信号を落すと共に、命令データを取り込み命令の解
釈・実行にうつる。この時モニタ・インタフェース・ユ
ニット６は、共通バス１における情報を監視していて、
ＦＥＴＱ（信号の立下り２５のタイミングにて、アドレ
ス・データ及び命令・データをレジスタ２３．２４に取
り込む。そして、ＦＥＴＣＨ信号立下がりの次のクロッ
クにてレジスタ情報をバッファ・メモリ２６に転送し、
実行命令のモニタ機能を達成する。
このような方式は第４図の流れ図に示すように命令の取
り込み、解釈（命令のデコード）、実行の各処理がシー
ケンシャルに行なわれる場合においては有効である。し
かしながら、命令の実行段階と、次に実行すべき命令の
取出し段階とが並行して存在するような命令先取り制御
方式を線用した情報処理システムにおいては、第５図の
流れ図に見られるように、命令実行と並行して次の命令
の取り込みを行ない、その後割込の有無をチェックする
。その為、・割込要求があった場合は取り込んだ命令は
無効とし新たに命令の取り込みを行なう。
り込み、解釈（命令のデコード）、実行の各処理がシー
ケンシャルに行なわれる場合においては有効である。し
かしながら、命令の実行段階と、次に実行すべき命令の
取出し段階とが並行して存在するような命令先取り制御
方式を線用した情報処理システムにおいては、第５図の
流れ図に見られるように、命令実行と並行して次の命令
の取り込みを行ない、その後割込の有無をチェックする
。その為、・割込要求があった場合は取り込んだ命令は
無効とし新たに命令の取り込みを行なう。
このように命令の取り込み、解釈１実行処理がシーケン
シャルに行なわれない、命令先取り方式の中央処理ユニ
ットを従来方式でモニタすると、命令の取り込みのみで
、実行されなかった命令をも実行されたかのように誤っ
てモニタするという欠点がある。
シャルに行なわれない、命令先取り方式の中央処理ユニ
ットを従来方式でモニタすると、命令の取り込みのみで
、実行されなかった命令をも実行されたかのように誤っ
てモニタするという欠点がある。
この発明は、中央処理ユニットの処理効率及び信頼性を
損う事なく、４簡単なハード・ウェアの追加にて、上述
した欠点を除去し、実行された命令のみをモニタするモ
ニタ方式を提供することにあ ぽる。
損う事なく、４簡単なハード・ウェアの追加にて、上述
した欠点を除去し、実行された命令のみをモニタするモ
ニタ方式を提供することにあ ぽる。
本発明の構成の要点は、共通バスにモニタ・インタフェ
ース・ユニットを接続し、情報処理システムが共通バス
を介して実行命令を先取りするときに、前記インタフェ
ース・ユニットに命令データを仮に取り込み、情報処理
システムにおいて先取りした実行的の解釈または実行処
理を行なうときに該システムから共通バス上に送出され
る実行信号によって、仮に取り込んだ前記命令データを
前記インタフェース・ユニットに正式に取り込むことに
より、情報処理システムの実行命令遂行をモニタするよ
うにした点にある。
ース・ユニットを接続し、情報処理システムが共通バス
を介して実行命令を先取りするときに、前記インタフェ
ース・ユニットに命令データを仮に取り込み、情報処理
システムにおいて先取りした実行的の解釈または実行処
理を行なうときに該システムから共通バス上に送出され
る実行信号によって、仮に取り込んだ前記命令データを
前記インタフェース・ユニットに正式に取り込むことに
より、情報処理システムの実行命令遂行をモニタするよ
うにした点にある。
次に図を参照して本発明の一実施例を説明する。
第６図は本発明の一実施例の動作を示す流れ図であり、
第７図は本発明の一実施例の動作説明に必要な諸信号の
タイミング図である。これらの図に見られるように・本
発明の実施例においては、命令の取込み後又は割込判定
の後、解釈処理時もしくは実行処理時に実行状態になっ
た事を示す実行信号（ＥＸＢＣＵＴＥ信号）を中央処理
ユニットが共通バスに出力する。そして、（第２図、第
７図を参照サレｔ、＝い）モニタ・インタフェース・ユ
ニット６は共通バス１の情報を監視していて、ＩＴｃＩ
−Ｉ信号の立下り２５のタイミングにてアドレス・デー
タ及び命令データをレジスタ２３．２４に取込み、次に
ＥＸＢＣＵＴＥ信号（第７図）にてレジスタｌ報２３．
２４をバッファ・メモリ２６に転送し、実行命令のモニ
タ機能を達成する。このようにすれば、実行された命令
のみをモニタすることができる。
第７図は本発明の一実施例の動作説明に必要な諸信号の
タイミング図である。これらの図に見られるように・本
発明の実施例においては、命令の取込み後又は割込判定
の後、解釈処理時もしくは実行処理時に実行状態になっ
た事を示す実行信号（ＥＸＢＣＵＴＥ信号）を中央処理
ユニットが共通バスに出力する。そして、（第２図、第
７図を参照サレｔ、＝い）モニタ・インタフェース・ユ
ニット６は共通バス１の情報を監視していて、ＩＴｃＩ
−Ｉ信号の立下り２５のタイミングにてアドレス・デー
タ及び命令データをレジスタ２３．２４に取込み、次に
ＥＸＢＣＵＴＥ信号（第７図）にてレジスタｌ報２３．
２４をバッファ・メモリ２６に転送し、実行命令のモニ
タ機能を達成する。このようにすれば、実行された命令
のみをモニタすることができる。
次に中央処理ユニットがマイクロ・プログラム制御方式
のユニットである場合にＥＸＥＣＵＴｇ信号出力手段の
具体例を訓する。
のユニットである場合にＥＸＥＣＵＴｇ信号出力手段の
具体例を訓する。
メモリ・ユニットに記述されたプログラム（命令）は、
中央処理ユニットの命令レジスタに取込まれ、命令コー
ド（機械語）によってインタープリタプログラムへの分
岐の後実行される。ここに、命令コードによる分岐を命
令の解釈処理、インタープリタプログラムによる実行を
命令の実行処理と呼ぶ。第８図に解釈、実行処理のマイ
クロ・プログラム構造例を示す。この事から第９＠に示
すようにマイクロ・プログラム・コントロール・フィー
ルドにｇｘｇｃｕ’ｒｇ信号制御フィールドを１ピツト
付加し、解釈処理においてＥＸＥＣＵＴＥ信号を出力す
るようにする事により容易に実現できる。
中央処理ユニットの命令レジスタに取込まれ、命令コー
ド（機械語）によってインタープリタプログラムへの分
岐の後実行される。ここに、命令コードによる分岐を命
令の解釈処理、インタープリタプログラムによる実行を
命令の実行処理と呼ぶ。第８図に解釈、実行処理のマイ
クロ・プログラム構造例を示す。この事から第９＠に示
すようにマイクロ・プログラム・コントロール・フィー
ルドにｇｘｇｃｕ’ｒｇ信号制御フィールドを１ピツト
付加し、解釈処理においてＥＸＥＣＵＴＥ信号を出力す
るようにする事により容易に実現できる。
この発明によれば、共通バスに命令取り込みのタイミン
グにてＦＥＴＣＨ信号がまた解釈、実行のタイミングに
てＥＸＨＣＵＴＥ信号が出力される為、モニタ・インタ
フェース・ユニットはこれらの信号により［命令先取り
制御方式」の場合においても正しく実行命令のモニタ機
能を達成することができる。
グにてＦＥＴＣＨ信号がまた解釈、実行のタイミングに
てＥＸＨＣＵＴＥ信号が出力される為、モニタ・インタ
フェース・ユニットはこれらの信号により［命令先取り
制御方式」の場合においても正しく実行命令のモニタ機
能を達成することができる。
また、ＥＸＥＣＵＴ Ｅｌ！信号出力の為には、命令の
マイクロ・プログラム・コントロール・フィールドに追
加の１ビツトを要し、且つ共通バスに信号線を一本余分
に要するだけでありその構成は簡単である。更にＥｘＥ
ｃｔｙ’ｒｇ信号の制御は全ての命令に共通である解釈
処理の段階で並行して行なえる為中央処理ユニットの処
理効率を損なう事なく容易な手段で速成できる。
マイクロ・プログラム・コントロール・フィールドに追
加の１ビツトを要し、且つ共通バスに信号線を一本余分
に要するだけでありその構成は簡単である。更にＥｘＥ
ｃｔｙ’ｒｇ信号の制御は全ての命令に共通である解釈
処理の段階で並行して行なえる為中央処理ユニットの処
理効率を損なう事なく容易な手段で速成できる。
この発明は、以上説明した命令先取り制御方式の場合だ
けでなく、「命令ｎ個先取り制御方式」（但し、ｎは任
意の虹数）の場合にも適用できる。
けでなく、「命令ｎ個先取り制御方式」（但し、ｎは任
意の虹数）の場合にも適用できる。
第１図は命令実行のモニタ機能を備えた情報処理システ
ムの一構成例を示すブロック図、第２図は従来のモニタ
方式の要部を示す詳細ブロック図、第３ＦＩ！Ｊは第２
図の回路の動作説明に必要な諸信号のタイミング図、第
４図は情報処理システムにおいて命令の取り込み、解釈
、実行の各処理がシーケンシャルに行なわれる場合の動
作の流れ図、第５図は命令先取り方式が実行される場合
の動作の流れ図、第６図は本発明の一実施例の動作を示
す流れ図、第７図は本発明の一実施例の動作説明に必要
な諸信号のタイミング図、第８図は解釈・実行処理のマ
イクロプログラム構造例を示す説明図、第９図は本発明
において使用するマイクロプログラム命令のフォーマッ
トを示す説明図、である。 符号説明 １・・・・・・共通ハス、２・・・・・・バス制御ユニ
ット、３・・・・・・中央処理ユニット、４・・・・・
・メモリ・ユニット、訃・・・・・入出カニニット、６
・・・・・・モニタ・インタフェース・ユニット、７・
・・・・・モニタ・ユニット、２３・・・・・・アドレ
ス・データレジスタ、２４・・・・・・命令データレジ
スタ、２５・・・・・・ＦＢＴＣＨ信号の立下り信号、
２６・・・・・・バツ７アメモリ第４図
第５図 第６図 ＴＡＲＴ ４？＋の取込み イーｒ−≧うζ？ティｌ娼力 軒オ尺 莢 竹 ンプ：−）１今ｒ′ミ≧す７ト乙ビニ−＾Ｎｙ 割込
？ ＥＳ 第７図 第 ８ 図 ｆ＄ ９ 図
ムの一構成例を示すブロック図、第２図は従来のモニタ
方式の要部を示す詳細ブロック図、第３ＦＩ！Ｊは第２
図の回路の動作説明に必要な諸信号のタイミング図、第
４図は情報処理システムにおいて命令の取り込み、解釈
、実行の各処理がシーケンシャルに行なわれる場合の動
作の流れ図、第５図は命令先取り方式が実行される場合
の動作の流れ図、第６図は本発明の一実施例の動作を示
す流れ図、第７図は本発明の一実施例の動作説明に必要
な諸信号のタイミング図、第８図は解釈・実行処理のマ
イクロプログラム構造例を示す説明図、第９図は本発明
において使用するマイクロプログラム命令のフォーマッ
トを示す説明図、である。 符号説明 １・・・・・・共通ハス、２・・・・・・バス制御ユニ
ット、３・・・・・・中央処理ユニット、４・・・・・
・メモリ・ユニット、訃・・・・・入出カニニット、６
・・・・・・モニタ・インタフェース・ユニット、７・
・・・・・モニタ・ユニット、２３・・・・・・アドレ
ス・データレジスタ、２４・・・・・・命令データレジ
スタ、２５・・・・・・ＦＢＴＣＨ信号の立下り信号、
２６・・・・・・バツ７アメモリ第４図
第５図 第６図 ＴＡＲＴ ４？＋の取込み イーｒ−≧うζ？ティｌ娼力 軒オ尺 莢 竹 ンプ：−）１今ｒ′ミ≧す７ト乙ビニ−＾Ｎｙ 割込
？ ＥＳ 第７図 第 ８ 図 ｆ＄ ９ 図
Claims (1)
- １）命令実行部と、該実行部において成る命令の実行中
に、次に実行すべき命令を共通バスを介して先取りする
命令先取り部とを有してなる情報処理システムに対する
実行命令遂行状態のモニタ方式であって、前記共通バス
にモニタ・インタフェース・ユニットを接続し、情報処
理システムが共通バスを介して実行命令を先取りすると
きに、前記インタフェース・ユニットに命令データを仮
に取り込み、情報処理システムにおいて先取りした実行
命令の解釈または実行処理を行なうときに該システムか
ら共通バス上に送出される実行信号によって、仮に取り
込んだ前記命令データを前記インタフェース°ユニット
に正式に取り込むことにより、情報処理システムの実行
命′令遂行をモニタするようにしたことを特徴とする実
行命令遂行状態のモニタ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171498A JPS5875256A (ja) | 1981-10-28 | 1981-10-28 | 実行命令遂行状態のモニタ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56171498A JPS5875256A (ja) | 1981-10-28 | 1981-10-28 | 実行命令遂行状態のモニタ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5875256A true JPS5875256A (ja) | 1983-05-06 |
| JPS6148181B2 JPS6148181B2 (ja) | 1986-10-23 |
Family
ID=15924208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56171498A Granted JPS5875256A (ja) | 1981-10-28 | 1981-10-28 | 実行命令遂行状態のモニタ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969853A (ja) * | 1982-10-15 | 1984-04-20 | Fujitsu Ltd | 履歴情報記録圧縮方式 |
| JPH0233631A (ja) * | 1988-07-22 | 1990-02-02 | Fujitsu Ltd | 先行制御トレース方式 |
-
1981
- 1981-10-28 JP JP56171498A patent/JPS5875256A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969853A (ja) * | 1982-10-15 | 1984-04-20 | Fujitsu Ltd | 履歴情報記録圧縮方式 |
| JPH0452560B2 (ja) * | 1982-10-15 | 1992-08-24 | Fujitsu Ltd | |
| JPH0233631A (ja) * | 1988-07-22 | 1990-02-02 | Fujitsu Ltd | 先行制御トレース方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148181B2 (ja) | 1986-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7689867B2 (en) | Multiprocessor breakpoint | |
| JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
| US5488728A (en) | Microprocessor having a run/stop pin for accessing an idle mode | |
| US6760835B1 (en) | Instruction branch mispredict streaming | |
| JP3130446B2 (ja) | プログラム変換装置及びプロセッサ | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| JP2513417B2 (ja) | 情報処理装置 | |
| US5469552A (en) | Pipelined data processor having combined operand fetch and execution stage to reduce number of pipeline stages and penalty associated with branch instructions | |
| JP2817786B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS5875256A (ja) | 実行命令遂行状態のモニタ方式 | |
| JPH1049373A (ja) | パイプライン・デジタル・プロセッサにおいて多重で高精度の事象を操作する方法と装置 | |
| JP2002163126A (ja) | デバッグ用ｃｐｕに内蔵のイベント検出回路、イベント検出方法および外部周辺回路 | |
| US7240185B2 (en) | Computer system with two debug watch modes for controlling execution of guarded instructions upon breakpoint detection | |
| JP2532560B2 (ja) | 高機能な例外処理を行うデ―タ処理装置 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JPH01243167A (ja) | データ処理装置 | |
| JPS6293733A (ja) | マイクロプログラム制御式デ−タ処理装置 | |
| JP2701799B2 (ja) | マイクロコンピュータ | |
| JPS6358539A (ja) | マイクロプロセサ | |
| JPH0287237A (ja) | Ｅｘｅｃｕｔｅ命令制御方式 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPH04287231A (ja) | マイクロプロセッサ | |
| JP2001318802A (ja) | インサーキットエミュレータ | |
| JPS63142449A (ja) | 制御メモリに対するパトロ−ルチエツク方式 | |
| JPH04306743A (ja) | 集積回路マイクロプロセッサのデバッグ支援システム |