JPS6358539A - マイクロプロセサ - Google Patents

マイクロプロセサ

Info

Publication number
JPS6358539A
JPS6358539A JP61202956A JP20295686A JPS6358539A JP S6358539 A JPS6358539 A JP S6358539A JP 61202956 A JP61202956 A JP 61202956A JP 20295686 A JP20295686 A JP 20295686A JP S6358539 A JPS6358539 A JP S6358539A
Authority
JP
Japan
Prior art keywords
instruction
unit
branch
prefecthing
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61202956A
Other languages
English (en)
Inventor
Hideki Nishimura
英樹 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61202956A priority Critical patent/JPS6358539A/ja
Publication of JPS6358539A publication Critical patent/JPS6358539A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロプロセサのハードウェアね成に関す
る。
(従来の技術) マイクロプロセサは、当初、プログラムの命令実行に必
要な最小限の機能を1チツプ内に納め、物理的に小さく
するためにピン数をできる限り少なくしてあった。しか
し、半導体技術の進歩に伴って処理データ幅が増加し、
内部の動作がパイプライン化され、命令先取り機能を内
蔵するとともに、先取り命令を格納しておく命令バッフ
ァを内蔵するマイクロプロセサも出現している。
いっぽう、マイクロプロセサを使用した装置のハードウ
ェアおよびソフトウェアの評価も大切であり、特に、実
践の評価ではインサーキットエミュレータなどを使用し
てマイクロプロセサのピンを外部から監視し、ハードウ
ェアの動きとソフトウェアの流れとを探るのが通常であ
る。
(発明が解決しようとする問題点) 上述した従来の命令先取り機能を有し、命令バッファを
備えたマイクロプロセサでは、実際には実行しない命令
才たはデータを次々と先取りしてしまう可能性がある。
具体的な事例としては、分岐命令の実行Pj果から先取
り方向が逆であることが判明した場合もある。マイクロ
プロセサの内部では、分岐命令の後続命令群を取消すな
どの回復処理が実行されるが、インサーキットエミュレ
ータなどでマイクロプロセサの外部から内部動作を監視
する方式では、命令先取り機能が大きいか、または命令
バッファの容量が大きいと、マイクロプロセサの動作解
析がきわめて困難になると云う欠点がある。
本発明の目的は、分岐命令の実行と、分岐命令の実行結
果としての分岐方向とを外部に表示することによって上
記欠点を除去し、容易ζζ動作を解析できるように構成
したマイクロプロセサを提供することにある。
(問題点を解決するための手段) 本発明によるマイクロプロセサは、命令先取り手段と、
分岐命令の実行、および分岐命令の実行結果としての分
岐方向を表示するための分岐表示手段とを具備して構成
したものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は、本発明によるマイクロプロセサの一実施例を
示すブロック図である。第1図において、1は命令先取
りユニット、2は命令バッファユニット、3は命令デフ
ードユニット、4は実行ユニット、5は分岐判定回路、
6はパスユニットである。
第2図は、第1図のマイクロプロセサによりて実行され
る分岐命令、特に条件付き分岐命令を含むプログラムの
実例を示す説明図である。
第1図を参照すると、マイクロプロセサは命令先取りユ
ニット1と、命令バクファユニット2と、命令デコード
ユニット3と、実行ユニット4と、分岐判定回路5と、
バスユニット6とから成り、パイプライン動作を基本と
するものである。命令先取りユニット1は、命令先取り
アドレスと取出し要求とをバスユニット6に送出スる。
バスユニット6は、マイクロプロセサの外部に対するイ
ンターフェースを司るユニットで、読出し要求をパス7
上に乗せる。
読出された命令は、バスユニット6から命令バクファユ
ニット2に送出される。命令バッファユニット2は先取
り命令群を格納しておくユニットで、先取り命令はFI
FO形レジスタを介して命令デコードユニット3に送出
される。
命令が解読されると、実行ユニット4で命令が実行され
る。命令を解読した結果から分岐命令であることが判明
すると、実行ユニット4に加えて分岐判定回路5が動作
し、分岐方向の確定と先取り方向の良否の判定とを行う
。確定した分岐方向はバスユニット6に送出され、分岐
命令を実行した旨とともにマイクロプロセサの外部に表
示される。
先取り方向が逆であった場合、命令先取りユニット1に
対して新たに逆方向の取出し開始の指示が送出される。
さらに、命令バッファユニット2と、命令デコードユニ
ット3と、バスユニット6とには、分岐命令の後続命令
群の存在する可能性があり、後続命令群を取消す。
第2図によるプログラムの実例では、分岐命令Aに続い
てNo−GO力方向命令Nと後続命令とが次々に先取り
される。分岐命令Aが解読され、分岐判定回路5でGo
力方向たはNo−Go力方向判定が行われる。GO力方
向あれば、命令Nおよび後続命令は取消され、再度、命
令Gから取出しが開始される。No−GO力方向あれば
、命令Nおよび後続命令はそのまま続行される。
本実施例では、各ユニット間の動作がパイプラインとな
っているので、無条件分岐であれば、常に先取りが失敗
する。
(発明の効果) 以上説明したように本発明は、分岐命令の実行と、分岐
命令の実行結果としての分岐方向とを外部に表示するこ
とによりて、分岐命令の分岐方向による先取りの失敗の
場合にもマイクロプロセサの外部から内部の動作を監視
し、解析することが容易になると云う効果がある。従っ
て、インサーキットエミュレータなどの評価ツールの設
計が容易になると云う効果がある。
【図面の簡単な説明】
第1図は、本発明によるマイクロプロセサの一実施例を
示すブロック図である。 第2図は、第1図において実行される分岐命令を含むプ
ログラムの実例を示す説明図である。 1・・・命令先取りユニット 2・・・命令バッファユニット 3・・・命令デコードユニット 4・・・実行ユニット  5・・・分岐判定回路6・・
・バスユニット  7・・・バス11〜13・・・命令 特許出願人  日本電気株式会社 代理人弁理士 井 ノ ロ   毒 牙1図 才2I!l

Claims (1)

    【特許請求の範囲】
  1. 命令先取り手段と、分岐命令の実行および前記分岐命令
    の実行結果としての分岐方向を表示するための分岐表示
    手段とを具備して構成したことを特徴とするマイクロプ
    ロセサ。
JP61202956A 1986-08-29 1986-08-29 マイクロプロセサ Pending JPS6358539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61202956A JPS6358539A (ja) 1986-08-29 1986-08-29 マイクロプロセサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61202956A JPS6358539A (ja) 1986-08-29 1986-08-29 マイクロプロセサ

Publications (1)

Publication Number Publication Date
JPS6358539A true JPS6358539A (ja) 1988-03-14

Family

ID=16465947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61202956A Pending JPS6358539A (ja) 1986-08-29 1986-08-29 マイクロプロセサ

Country Status (1)

Country Link
JP (1) JPS6358539A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260843A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 実行確認装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03260843A (ja) * 1990-03-12 1991-11-20 Fujitsu Ltd 実行確認装置

Similar Documents

Publication Publication Date Title
US7689867B2 (en) Multiprocessor breakpoint
US6754856B2 (en) Memory access debug facility
US5479616A (en) Exception handling for prefetched instruction bytes using valid bits to identify instructions that will cause an exception
JPH07168737A (ja) プログラム制御装置のモニタ方法
JP2002512396A (ja) 組込みシステムのためのリアルタイムデバッガインターフェース
KR910006144B1 (ko) 느슨하게 결합된 파이프라인 프로세서
US5689694A (en) Data processing apparatus providing bus attribute information for system debugging
US7441109B2 (en) Computer system with a debug facility for a pipelined processor using predicated execution
JPH07120338B2 (ja) 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ
US6615368B1 (en) System and method for debugging highly integrated data processors
JPS6358539A (ja) マイクロプロセサ
JPS6383841A (ja) プログラムテスト可能な計算機中央処理装置
US5212779A (en) System for guarantee reexecution after interruption by conditionally used store buffer if microinstruction being executed is a memory write and last microinstruction
JPH1049373A (ja) パイプライン・デジタル・プロセッサにおいて多重で高精度の事象を操作する方法と装置
JP2536726B2 (ja) マイクロプロセッサ
JP2532560B2 (ja) 高機能な例外処理を行うデ―タ処理装置
JPH0193825A (ja) プリフェッチキュー制御方式
JP3716635B2 (ja) 情報処理装置、及びその割込み制御方法
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPS5875256A (ja) 実行命令遂行状態のモニタ方式
KR100240590B1 (ko) 슈퍼스칼라 마이크로프로세서를 위한 명령어 디코딩 장치 및 그 방법
JPH0528002A (ja) マイクロプロセツサ
JPH0795288B2 (ja) マイクロコンピュータ
EP0365187A2 (en) Apparatus for selective execution of instructions following a branch instruction
JPS62144246A (ja) 計算機