JPS58118134A - 厚膜集積回路基板 - Google Patents
厚膜集積回路基板Info
- Publication number
- JPS58118134A JPS58118134A JP21321081A JP21321081A JPS58118134A JP S58118134 A JPS58118134 A JP S58118134A JP 21321081 A JP21321081 A JP 21321081A JP 21321081 A JP21321081 A JP 21321081A JP S58118134 A JPS58118134 A JP S58118134A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thick film
- integrated circuit
- film integrated
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/013—Thick-film circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜集積回路基板に関し、厚膜集積回路を構成
させるにおいて、その基板材料に＋１！ｂ誘ｉｔ体材料
を使用するようにしたものである。
させるにおいて、その基板材料に＋１！ｂ誘ｉｔ体材料
を使用するようにしたものである。
従来、厚膜集積回路の喪造にあたっては、その基板材料
として、いわゆるアルミナ粉末と有機高分子材料を主成
分とするバインダから成るビークルとを混合したスラリ
ーをシート状に成型し、乾燥後、約１６００℃の高温で
焼結した、厚さが約１ ｍｍ以下のアルミナ焼結体を基
板とし、その上に導体電極や抵抗体を印刷し、またＩＣ
チップやチップコンデンサを取付けたものが多く使用さ
れている。しかしながら、この方法においてはその集積
密度に限界があり、最近要望されている超小型厚膜集積
回路部品として十分応え得るものではない。この問題を
解決するために最近、前記導体電極や抵抗体を印刷する
基板自体を高誘電体材料で形成し、各楠コンデンサをそ
の中に組み込んでしまおうとする試みかなされつつある
。たとえばその−例をあげて詳しく説明すると、チタン
酸バリウムの厚さ約３０〜１００μｍのシートを作成し
、その上に必要な容量値を得るために電極パター ンを
形成し、さらにその容量値を得るに必要な面積を確保す
るために前記電極の印刷されたシートを数枚ないし１０
数枚以上横７１ Ｌ、加圧成形した倹約１３００〜１４
００℃で焼結させるものである。
として、いわゆるアルミナ粉末と有機高分子材料を主成
分とするバインダから成るビークルとを混合したスラリ
ーをシート状に成型し、乾燥後、約１６００℃の高温で
焼結した、厚さが約１ ｍｍ以下のアルミナ焼結体を基
板とし、その上に導体電極や抵抗体を印刷し、またＩＣ
チップやチップコンデンサを取付けたものが多く使用さ
れている。しかしながら、この方法においてはその集積
密度に限界があり、最近要望されている超小型厚膜集積
回路部品として十分応え得るものではない。この問題を
解決するために最近、前記導体電極や抵抗体を印刷する
基板自体を高誘電体材料で形成し、各楠コンデンサをそ
の中に組み込んでしまおうとする試みかなされつつある
。たとえばその−例をあげて詳しく説明すると、チタン
酸バリウムの厚さ約３０〜１００μｍのシートを作成し
、その上に必要な容量値を得るために電極パター ンを
形成し、さらにその容量値を得るに必要な面積を確保す
るために前記電極の印刷されたシートを数枚ないし１０
数枚以上横７１ Ｌ、加圧成形した倹約１３００〜１４
００℃で焼結させるものである。
この様にして構成された高誘電体基板をコンデンサとし
て回路の一部を構成させる一方、この基板の上に必要な
パターン状に導体電極や抵抗体を印刷、焼成する事によ
って極めて為密度にＣＲ回路を一枚の基板上に構成し得
るものである。しかしながら、ここで問題となることは
、基板そのものが高誘電体材料であるために、その−Ｆ
にｗＩｉ極を形成させた場合、各電極間に大きな浮遊容
量を発生し、電気信号の伝達特性を阻害する大きな要因
となる。
て回路の一部を構成させる一方、この基板の上に必要な
パターン状に導体電極や抵抗体を印刷、焼成する事によ
って極めて為密度にＣＲ回路を一枚の基板上に構成し得
るものである。しかしながら、ここで問題となることは
、基板そのものが高誘電体材料であるために、その−Ｆ
にｗＩｉ極を形成させた場合、各電極間に大きな浮遊容
量を発生し、電気信号の伝達特性を阻害する大きな要因
となる。
本発明はＩＪ記浮遊容量を低減せしめ、電気信号の伝達
特性を良好ならしめ、かつ厚膜集積回路において、その
集積度を１］及的、高密度たらしめようとするものであ
って、その詳細を実施例において詩、明する。
特性を良好ならしめ、かつ厚膜集積回路において、その
集積度を１］及的、高密度たらしめようとするものであ
って、その詳細を実施例において詩、明する。
チタン酸バリウムを主成分とするＡＭ誘電体材料微粉末
に、エチルセルローズをターピネオイルプチルカルビト
ール、メチルアルコールなど有機溶剤に溶解したバイン
ダを加え、ボットミルに入れ、メノウ玉石を用いて約１
０時間以上湿式混合したのち、ドクタブレード成形機を
用いて、厚さ約３０μｍ〜１０ Ｃ１１Ｈのシート状に
成形する。そのあと乾燥して有機溶剤を完全に除去し、
シルクスクリー ン印剛徴を用いて回路構成上必要な電
極パター ンを蜘−パラジウムペース）ｆたはパラジウ
ムペーストを用いて印刷する。この様に構成されたシー
トを数枚乃至１０数枚、積層、加圧成形したのち、必要
形状にダイシングし、自然雰囲気中で１３８０’Ｃの温
度にて２時間焼成して焼結体を得る。得られた焼結体に
銀ペースト又は銀パラジウムペーストを塗布し、さらに
酸化ルテニウムより成る抵抗体ペーストを印紬１したの
ち８００〜８５０Ｃで焼付る。
に、エチルセルローズをターピネオイルプチルカルビト
ール、メチルアルコールなど有機溶剤に溶解したバイン
ダを加え、ボットミルに入れ、メノウ玉石を用いて約１
０時間以上湿式混合したのち、ドクタブレード成形機を
用いて、厚さ約３０μｍ〜１０ Ｃ１１Ｈのシート状に
成形する。そのあと乾燥して有機溶剤を完全に除去し、
シルクスクリー ン印剛徴を用いて回路構成上必要な電
極パター ンを蜘−パラジウムペース）ｆたはパラジウ
ムペーストを用いて印刷する。この様に構成されたシー
トを数枚乃至１０数枚、積層、加圧成形したのち、必要
形状にダイシングし、自然雰囲気中で１３８０’Ｃの温
度にて２時間焼成して焼結体を得る。得られた焼結体に
銀ペースト又は銀パラジウムペーストを塗布し、さらに
酸化ルテニウムより成る抵抗体ペーストを印紬１したの
ち８００〜８５０Ｃで焼付る。
第１図はこの様にして構成されたコンデンサ部品として
ｓＩＩ能する尚誘電体材料を基板としたｐ＃膜集積回路
の一例を不すもので、 （Ａｌはその平面図、＋Ｂ＋は
断面図である。図において、（１１は高誘電体基板、（
２）は積層コンデンサを構成する内部電極、（３）は同
じく外表面に構成された対同南極、（４）は他の集積回
路基板または印刷配線基板と接続するための端面電極、
（５１は印刷抵抗体、（６）は抵抗体（５）の外部電極
である。
ｓＩＩ能する尚誘電体材料を基板としたｐ＃膜集積回路
の一例を不すもので、 （Ａｌはその平面図、＋Ｂ＋は
断面図である。図において、（１１は高誘電体基板、（
２）は積層コンデンサを構成する内部電極、（３）は同
じく外表面に構成された対同南極、（４）は他の集積回
路基板または印刷配線基板と接続するための端面電極、
（５１は印刷抵抗体、（６）は抵抗体（５）の外部電極
である。
第２図は本発明にかかわる厚膜集積回路基板の一実施例
を示す断Ｉｉ［ｉ図であって、（７）は本発明によって
高誘電体基板（１）の両面を被覆するところのアルミナ
基板である。すなわち、積層コンデンサを構成するｉ＊
誘電体基板（１）は、前述した様な従来法に基づいて形
成されるが、基板の成形打抜き時に、その両面を前記高
誘電体基板（１）の製造法と同様にして成形されたアル
ミナ基板（７）のグリーンシートではさみ打抜き成形を
行う。そのあと成形体を高温で焼結して茜誘電体基板（
１１と一体化した一体基板とする。しかるのちアルミナ
基板（７）の上に外部型＆（６ｊ、端Ｉｋｌｔｈ極（４
１、抵抗体（５）などを印刷し、焼成して厚膜回路を構
成させるのである。
を示す断Ｉｉ［ｉ図であって、（７）は本発明によって
高誘電体基板（１）の両面を被覆するところのアルミナ
基板である。すなわち、積層コンデンサを構成するｉ＊
誘電体基板（１）は、前述した様な従来法に基づいて形
成されるが、基板の成形打抜き時に、その両面を前記高
誘電体基板（１）の製造法と同様にして成形されたアル
ミナ基板（７）のグリーンシートではさみ打抜き成形を
行う。そのあと成形体を高温で焼結して茜誘電体基板（
１１と一体化した一体基板とする。しかるのちアルミナ
基板（７）の上に外部型＆（６ｊ、端Ｉｋｌｔｈ極（４
１、抵抗体（５）などを印刷し、焼成して厚膜回路を構
成させるのである。
ｉ！ｊｌ＋誘電体基板（１）とアルミナ基板（７）は上
記の様に同時に焼成する他、別々に焼成した後、ガラス
簀接着剤を用いて高温で接合しても艮い。
記の様に同時に焼成する他、別々に焼成した後、ガラス
簀接着剤を用いて高温で接合しても艮い。
以上詳述した様な構成の本発明、によれは、外部電極と
高誘電体材料の間には常に低嫡電率のアルミナ基板が介
在するために、電極間に発生する浮遊容量は極めて小さ
いものとなり、したかつて良好な電気信号の伝達特性を
得るものであり、また集積度の可及的な高密度比をも図
り得るものである。
高誘電体材料の間には常に低嫡電率のアルミナ基板が介
在するために、電極間に発生する浮遊容量は極めて小さ
いものとなり、したかつて良好な電気信号の伝達特性を
得るものであり、また集積度の可及的な高密度比をも図
り得るものである。
第１図（Ａｌは高誘電体基板を用いた従来の厚膜集積回
路の構成を示す平面図、Ｕ （Ｂ＋はその断ｉｉｏ［！
／ｌ、第２図は本発明による厚膜集積回路の一実施例を
示す＃１ｉＩＩ図である。 （１１は高誘電体基板、（２）は内部電極、ｆａ＋は対
向電極、（４１は端面電極、（５）は印刷抵抗体、（ｔ
］１は外部電極、（７）はアルミナ基板である。 特許出願人代押人 第１図 手 続 補 正 書（自発） 昭和 ５７年 ６ 月〆フ ［ 特許庁長官 島 １）春 樹 殿 Ｉ １１件の表示 昭和５６年 特許 願第 ２１３２１０ 号２発明の
名称 厚層集積（２）路基板 ３ 補正をする者 事件との関係 特 許 出願人件 所 大阪府
門真市大字門真１００６８地４代理人 昭和 年 月 日（発送日 昭禾口 年
月６袖Ｊの対象 明細書の発明の詳細な説ｖＡｑ）欄 ７、補正の内容 （１）明細書画４頁第６行目〜第４行目３ 「エ
チルセルローズを・・・・・・・メチルアルコール」と
あるを、「エチルセルローズ、ポリビニルブチラール、
またはアクリル樹脂などを、トリクロロエタン、メチル
エチルケトン、イソプロピルアルコールおよび、メチル
アルコール」と訂正する。 （２）明１１１１５頁第９行目 「外部１１Ｉ極」とおるを、「導出電極」と訂正する。 日）
路の構成を示す平面図、Ｕ （Ｂ＋はその断ｉｉｏ［！
／ｌ、第２図は本発明による厚膜集積回路の一実施例を
示す＃１ｉＩＩ図である。 （１１は高誘電体基板、（２）は内部電極、ｆａ＋は対
向電極、（４１は端面電極、（５）は印刷抵抗体、（ｔ
］１は外部電極、（７）はアルミナ基板である。 特許出願人代押人 第１図 手 続 補 正 書（自発） 昭和 ５７年 ６ 月〆フ ［ 特許庁長官 島 １）春 樹 殿 Ｉ １１件の表示 昭和５６年 特許 願第 ２１３２１０ 号２発明の
名称 厚層集積（２）路基板 ３ 補正をする者 事件との関係 特 許 出願人件 所 大阪府
門真市大字門真１００６８地４代理人 昭和 年 月 日（発送日 昭禾口 年
月６袖Ｊの対象 明細書の発明の詳細な説ｖＡｑ）欄 ７、補正の内容 （１）明細書画４頁第６行目〜第４行目３ 「エ
チルセルローズを・・・・・・・メチルアルコール」と
あるを、「エチルセルローズ、ポリビニルブチラール、
またはアクリル樹脂などを、トリクロロエタン、メチル
エチルケトン、イソプロピルアルコールおよび、メチル
アルコール」と訂正する。 （２）明１１１１５頁第９行目 「外部１１Ｉ極」とおるを、「導出電極」と訂正する。 日）
Claims (1)
- 【特許請求の範囲】 ｆｉｌ 誘電体材料と内部電極を交互に積層してなる
積層コンデンサを支持体とする厚膜集積回路基板におい
て、上記積層コンデンサの両面をアルミナ基板で圧接被
覆し、このアルミナ基板の上に電極や導体および抵抗等
を設けたことを特徴とする厚膜集積回路基板。 （２） 上Ｗｅ 積層コンデンサとその両面を被覆す
るアルミナ基板とを同時焼成して成ることを特徴とする
特許請求の範囲第１項記載の厚膜集積回路基板。 （３）上記積層コンデンサとその両面を被覆するアルミ
ナ基板とを別々に焼成し、ガラス質接着剤を用いて高温
で接合したことを特徴とする特許請求の範囲第１項記載
の厚膜集積回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21321081A JPS58118134A (ja) | 1981-12-30 | 1981-12-30 | 厚膜集積回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21321081A JPS58118134A (ja) | 1981-12-30 | 1981-12-30 | 厚膜集積回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58118134A true JPS58118134A (ja) | 1983-07-14 |
| JPS6355795B2 JPS6355795B2 (ja) | 1988-11-04 |
Family
ID=16635359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21321081A Granted JPS58118134A (ja) | 1981-12-30 | 1981-12-30 | 厚膜集積回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58118134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02229462A (ja) * | 1989-03-02 | 1990-09-12 | Tdk Corp | 積層混成集積回路部品の構造 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120338U (ja) * | 1976-03-10 | 1977-09-12 | ||
| JPS5643716A (en) * | 1979-09-18 | 1981-04-22 | Tdk Electronics Co Ltd | Solid*layerrbuilt electronic circuit parts |
-
1981
- 1981-12-30 JP JP21321081A patent/JPS58118134A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120338U (ja) * | 1976-03-10 | 1977-09-12 | ||
| JPS5643716A (en) * | 1979-09-18 | 1981-04-22 | Tdk Electronics Co Ltd | Solid*layerrbuilt electronic circuit parts |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02229462A (ja) * | 1989-03-02 | 1990-09-12 | Tdk Corp | 積層混成集積回路部品の構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6355795B2 (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| KR20000075996A (ko) | 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 | |
| JPS63300593A (ja) | セラミック複合基板 | |
| JPS6235257B2 (ja) | ||
| JPS58118134A (ja) | 厚膜集積回路基板 | |
| JPS61269072A (ja) | 圧電式加速度センサ− | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JPS6221260B2 (ja) | ||
| JPH05299288A (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| JPH06334282A (ja) | セラミック多層基板用グリーンシート | |
| JPH1187918A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0256822B2 (ja) | ||
| JPH0456118A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2639139B2 (ja) | 多層貫通コンデンサアレイ | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPS6089995A (ja) | 複合積層セラミツク部品 | |
| JPS6147691A (ja) | セラミツク複合基板 | |
| JPS6355794B2 (ja) | ||
| JPS5917294A (ja) | 複合積層セラミツク部品とその製造方法 | |
| JPH01152688A (ja) | セラミック複合基板の製造方法 | |
| JP3005615U (ja) | コンデンサアレー |