JPS58116771A - 薄膜トランジスタアクテイブマトリクス基板の製造方法 - Google Patents
薄膜トランジスタアクテイブマトリクス基板の製造方法Info
- Publication number
- JPS58116771A JPS58116771A JP21295681A JP21295681A JPS58116771A JP S58116771 A JPS58116771 A JP S58116771A JP 21295681 A JP21295681 A JP 21295681A JP 21295681 A JP21295681 A JP 21295681A JP S58116771 A JPS58116771 A JP S58116771A
- Authority
- JP
- Japan
- Prior art keywords
- film
- active matrix
- matrix substrate
- thin film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 239000011159 matrix material Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010409 thin film Substances 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 229910000676 Si alloy Inorganic materials 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は４躾トランジスタで構成されるアクティブマ）
ＩＪクス基板の製造方法に閣するものである。さらに
は前記基板上に形成する透明導電膜を用いた液晶１に他
の製造方法に関するものである。
ＩＪクス基板の製造方法に閣するものである。さらに
は前記基板上に形成する透明導電膜を用いた液晶１に他
の製造方法に関するものである。
近年平＆型液晶ディスル−ＦｉＮ時計電卓玩其を始めと
して、自動単針１１１１Ｊ器情報機器端末へと応用分野
か拡大されつつあり、特に蛾近においては。
して、自動単針１１１１Ｊ器情報機器端末へと応用分野
か拡大されつつあり、特に蛾近においては。
半導体集積回路技術によってシリコン基板上へ。
スイッチング用トランジスタ回＊をマトリクス状に形成
しこのシリコン基板と透明ガラス板間に液晶會封入した
テレビ画像表示用の液晶ディスプレーバネルか開発され
ている。
しこのシリコン基板と透明ガラス板間に液晶會封入した
テレビ画像表示用の液晶ディスプレーバネルか開発され
ている。
アクティブマトリクス方式で液晶パネルｔＳ成した例で
は前記単結晶シリコン基板を用いたもの中ガラス基板上
に薄膜トランジスタを形成したものなどが既に報告され
てい為。
は前記単結晶シリコン基板を用いたもの中ガラス基板上
に薄膜トランジスタを形成したものなどが既に報告され
てい為。
中でも大型パネル化ならびに製造コスト面あるいは表示
特性から前記ガラス等の透明基板上に薄膜トランジスタ
を形成してなるアクティブマトリクス基板は将来有望な
方式と考えられている。
特性から前記ガラス等の透明基板上に薄膜トランジスタ
を形成してなるアクティブマトリクス基板は将来有望な
方式と考えられている。
＃膜トランジスタで構成されたアクティブマトリクス基
板は薬１図の平ｒｋＪ図の如くであり薄膜トランジスタ
のソース部はビデオラインＩＫ＊続されドレインｓＦｉ
ｇ晶１１１ｃ極２に接続されている。
板は薬１図の平ｒｋＪ図の如くであり薄膜トランジスタ
のソース部はビデオラインＩＫ＊続されドレインｓＦｉ
ｇ晶１１１ｃ極２に接続されている。
促米挺晶ＩＩＬ極の透明導電Ｓは一般的に工τＯ膜とい
われている酸化インジウムスズか用いられている（以下
ＩＴＯ躾と称すンか約３５０℃以上の熱処理では低抗厘
か大巾に高くなることから液晶電極の形成は薄膜トラン
ジスタのソースドレイン部の形成後層関絶娯堆積以降の
工程にて行なう。
われている酸化インジウムスズか用いられている（以下
ＩＴＯ躾と称すンか約３５０℃以上の熱処理では低抗厘
か大巾に高くなることから液晶電極の形成は薄膜トラン
ジスタのソースドレイン部の形成後層関絶娯堆積以降の
工程にて行なう。
しかし工τ０瞑形成後にビデオラインのアルミ配−會形
成するとアルミ配線のエツチング液であるリン１系の混
合液にて工τ０膜も同時にエツチングされてしまうため
一般的にはｇｚ゛Ｉｇの如くビデオラインのアルミ配ｍ
５ｔ−先に形成しＩＴＯ展４にてアルミ配Ｉ＠を完全に
カバーした状態にてＩＴ。
成するとアルミ配線のエツチング液であるリン１系の混
合液にて工τ０膜も同時にエツチングされてしまうため
一般的にはｇｚ゛Ｉｇの如くビデオラインのアルミ配ｍ
５ｔ−先に形成しＩＴＯ展４にてアルミ配Ｉ＠を完全に
カバーした状態にてＩＴ。
膜管エツチングする方式が採用さｎている。
しかし前記方式では以下に記す欠点か生じる。
先ず４１の欠点はアルミ配ｍｔｘＴｏ膜にてカバーしレ
ジストをマスクにＩＴＯＢｓｔ−エツチングしてもＩＴ
Ｏ展が非常に薄い（約５ｏｏｌｔために段差部における
ステップカバレージか愚〈エツチング液のしみ込みＫよ
るアルミ配−の断線が生じやすく又パターニング時のパ
ターンずれにより貴圓からのエツチングの進行も欠点の
１つである。
ジストをマスクにＩＴＯＢｓｔ−エツチングしてもＩＴ
Ｏ展が非常に薄い（約５ｏｏｌｔために段差部における
ステップカバレージか愚〈エツチング液のしみ込みＫよ
るアルミ配−の断線が生じやすく又パターニング時のパ
ターンずれにより貴圓からのエツチングの進行も欠点の
１つである。
又部２の欠点としては第３図の如くビデオラインのアル
ミ配＃３’に前記理由にてｌＴＯ展４′を２〜３μオー
バーラツプさせて形成するためその分液晶電極５の面積
は配線とのショートをさけるため制限管受ける。そのた
め１ｉｉｉ素中における駆動面積比率か１０５＃６以上
低下しコントラスト低下によって表示特性か着しく影響
を受ける給米となる。
ミ配＃３’に前記理由にてｌＴＯ展４′を２〜３μオー
バーラツプさせて形成するためその分液晶電極５の面積
は配線とのショートをさけるため制限管受ける。そのた
め１ｉｉｉ素中における駆動面積比率か１０５＃６以上
低下しコントラスト低下によって表示特性か着しく影響
を受ける給米となる。
不党明は＠１方式の欠点？：＃去するものであり、すな
わち躯＃面積比を可能な限り大きく収るためビデオライ
ンの配麹前に液晶電極管形成し、しかもアルミ配線形成
のために用いら扛るリン酸系のエツチング液からＩＴｏ
膜ｔ−保−するため１τ０膜上にスパッタにて酸化シ
リコン膜を薄く形成するものである。
わち躯＃面積比を可能な限り大きく収るためビデオライ
ンの配麹前に液晶電極管形成し、しかもアルミ配線形成
のために用いら扛るリン酸系のエツチング液からＩＴｏ
膜ｔ−保−するため１τ０膜上にスパッタにて酸化シ
リコン膜を薄く形成するものである。
以下本発明の実施例について詳細に貌明する。
先ず第４図の如く透明ｉ！＋板上に絶縁線６を形成後多
結昂シリコン換７を３０００Ｘ推槓する。次にホトリソ
グラフィーにてトランジスタ部のみｋｆｉして不用の多
結晶シリコンを除し、しかる後多結晶シリコン展表ＩＮ
！１ｉｔ−約ｔｓｏｏＸ熱−化しゲート族を形成する。
結昂シリコン換７を３０００Ｘ推槓する。次にホトリソ
グラフィーにてトランジスタ部のみｋｆｉして不用の多
結晶シリコンを除し、しかる後多結晶シリコン展表ＩＮ
！１ｉｔ−約ｔｓｏｏＸ熱−化しゲート族を形成する。
次に基板主向上に多結晶シリコン膜會推檀しリンの高＃
度拡散を行なった後ホトリソクラフィー加工にてゲート
電極ｓ８及びゲートラインを形成する。
度拡散を行なった後ホトリソクラフィー加工にてゲート
電極ｓ８及びゲートラインを形成する。
次に前にゲート電惚部及びゲートライン部をマスクとし
てソース、ドレイン部に高一度リンのイオン打込みを行
ないつづいて層關杷媛１％１１９全気相生兼法にて堆積
する。
てソース、ドレイン部に高一度リンのイオン打込みを行
ないつづいて層關杷媛１％１１９全気相生兼法にて堆積
する。
次にホトリソグラフィーによる加工にてコンタクトホー
ルを開孔した機工ＴＯＪＩ１１０ケ３００Ｘスパツタ形
成する。
ルを開孔した機工ＴＯＪＩ１１０ケ３００Ｘスパツタ形
成する。
次に同一チャンパーにてシリコン酸化膜１１を５００１
形成する。
形成する。
前記シリコン酸化膜はフッ酸系のエツチング液にて液晶
電極部金銭してホトリソグラフィー加工を行なったのち
つづけて下層のＩＴＯ腰１ｒ塩酸硝酸混合准にてエツチ
ング除去する。
電極部金銭してホトリソグラフィー加工を行なったのち
つづけて下層のＩＴＯ腰１ｒ塩酸硝酸混合准にてエツチ
ング除去する。
次に歇晶ｇ極ｓｋ含む１叡主面全体に配線用アルミシリ
コン合金膜ヲ約１μスパッターＬビデオライン１２→の
配−を形成する。
コン合金膜ヲ約１μスパッターＬビデオライン１２→の
配−を形成する。
以上の如く本発明はビデオラインのアルミシリコン腺の
エツチングの際すでに形成渦みの工Ｔｏ膜を保護膜とし
て用いたシリコン酸化膜によってリンー系エツチング准
から完全に保護さｎているため工ＴＯ躾はなんら変質な
く安定な電極として形成が可能でありしかも保護膜形成
に際しては殆んど熱の加わらないスパッター法を採用し
たため、電極形成後の電極抵抗は先んどスパッタ時と変
化ない。
エツチングの際すでに形成渦みの工Ｔｏ膜を保護膜とし
て用いたシリコン酸化膜によってリンー系エツチング准
から完全に保護さｎているため工ＴＯ躾はなんら変質な
く安定な電極として形成が可能でありしかも保護膜形成
に際しては殆んど熱の加わらないスパッター法を採用し
たため、電極形成後の電極抵抗は先んどスパッタ時と変
化ない。
又第５図の９口（Ｉ’ｒＯ電慣５′はビデオライン５′
にホ） ＩＪツクラフイー加工に於ける砿細技俯の軛囲
内にて９舵な限り近接形成が出来るため１幽系中におけ
る駆動面積比率も従来に比べて１０％以上回上しコント
ラストの良い表示品實の良好な１＆昂パネル提供出来る
ものである。
にホ） ＩＪツクラフイー加工に於ける砿細技俯の軛囲
内にて９舵な限り近接形成が出来るため１幽系中におけ
る駆動面積比率も従来に比べて１０％以上回上しコント
ラストの良い表示品實の良好な１＆昂パネル提供出来る
ものである。
４、 回向の藺率な祝明
爾１凶は梃米のアクティブマトリクス１値の平面図であ
る。
る。
Ｍ２Ｌｉ！Ｊｉｊ従来のアクティブマトリクス基板の断
面−である。
面−である。
第３図は従来のアクティブマトリクス基板の１１１１１
１ｇの拡大平面図である。
１ｇの拡大平面図である。
４．４図は本発明によるアクティブマトリクス基板のｍ
’を面図である。
’を面図である。
第５凶は本発明によるアクティブマトリクス基板の１画
票の拡大平面図である。
票の拡大平面図である。
１・・・ビデオライン ７・・・多ＭＪ＆シリコン膜
２・・・液晶電１ｆＪ８・・・ゲート電極部３．５′・
・・アルミ配Ｉｗ ９・・・層間絶縁暎４．４′・・
・ＩＴＯ膜 １０・・・工τ０膜５．５′・・・液
晶電極 １１・・・シリコン酸化膜６・・・絶縁膜
１２・・・ビデオライン。
２・・・液晶電１ｆＪ８・・・ゲート電極部３．５′・
・・アルミ配Ｉｗ ９・・・層間絶縁暎４．４′・・
・ＩＴＯ膜 １０・・・工τ０膜５．５′・・・液
晶電極 １１・・・シリコン酸化膜６・・・絶縁膜
１２・・・ビデオライン。
以上
出願人 株式会社諏訪精工舎
代理人 弁理士蝋 上 務
第１図
第２図
一°５３０
第４図
第５Ｖ７Ｉ
Claims (1)
- 透明基板上に４換トランジスタで構成さｎたアクティブ
マトリクス基板において、絶錐膜上に透明尋電−と絶＃
膜會鵬次形成する工程とホ） ＩＪソゲラフイーにて所
定の形状に前記絶縁膜と透明導電膜をエツチングした後
残存するレジストＩｓを除去する工程と基板主面上に配
線用金属＠を形成する工根會具備することを特徴とする
薄膜トランジスタアクティブマトリクス基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21295681A JPS58116771A (ja) | 1981-12-29 | 1981-12-29 | 薄膜トランジスタアクテイブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21295681A JPS58116771A (ja) | 1981-12-29 | 1981-12-29 | 薄膜トランジスタアクテイブマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116771A true JPS58116771A (ja) | 1983-07-12 |
Family
ID=16631070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21295681A Pending JPS58116771A (ja) | 1981-12-29 | 1981-12-29 | 薄膜トランジスタアクテイブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116771A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60120322A (ja) * | 1983-12-02 | 1985-06-27 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| JPH03135525A (ja) * | 1983-09-20 | 1991-06-10 | Seiko Epson Corp | 固体イメージセンサーの製造方法 |
| US5929958A (en) * | 1995-03-17 | 1999-07-27 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
-
1981
- 1981-12-29 JP JP21295681A patent/JPS58116771A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03135525A (ja) * | 1983-09-20 | 1991-06-10 | Seiko Epson Corp | 固体イメージセンサーの製造方法 |
| JPS60120322A (ja) * | 1983-12-02 | 1985-06-27 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
| US5929958A (en) * | 1995-03-17 | 1999-07-27 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
| US5956111A (en) * | 1995-03-17 | 1999-09-21 | Hitachi, Ltd. | Liquid crystal display device with parallel field having particular spacing and width |
| US5978059A (en) * | 1995-03-17 | 1999-11-02 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
| US6064460A (en) * | 1995-03-17 | 2000-05-16 | Hitachi, Ltd. | LCD with parallel field having counter electrode(s) at least equal to 1/2 width of video signal line |
| US6201590B1 (en) | 1995-03-17 | 2001-03-13 | Hitachi, Ltd. | Liquid crystal display device with double-layered structure for gate line and/or data line |
| US6417906B2 (en) | 1995-03-17 | 2002-07-09 | Hitachi, Ltd. | Liquid crystal display device with wide viewing angle characteristics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021194B2 (ja) | 薄膜トランジスタ装置の製造方法 | |
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| JPH11288007A (ja) | 液晶表示装置及びその製造方法 | |
| JP4169811B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001223365A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000258799A (ja) | 液晶表示装置の製造方法 | |
| TW200809367A (en) | TFT array substrate and method of manufacturing the same | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| CN110148601A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| JPS62131578A (ja) | 薄膜トランジスタの製造方法 | |
| KR20080084084A (ko) | 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법 | |
| TW474023B (en) | Thin film transistor process of liquid crystal display | |
| JPH0766423A (ja) | 液晶表示装置用アレイ基板 | |
| JPH08248442A (ja) | 液晶表示装置 | |
| JPS58116771A (ja) | 薄膜トランジスタアクテイブマトリクス基板の製造方法 | |
| JPH1065174A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0764112A (ja) | 液晶表示装置とその製造方法 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2002026335A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04269837A (ja) | 薄膜トランジスタの製造方法 | |
| JP3107055B2 (ja) | アクティブマトリクス基板 | |
| JP2000199912A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
| JPH04240824A (ja) | 液晶表示装置用アレイ基板 | |
| JP2001337619A (ja) | アレイ基板の製造方法 |