JPS58115564A - アドレス空間拡張方式 - Google Patents
アドレス空間拡張方式Info
- Publication number
- JPS58115564A JPS58115564A JP21365381A JP21365381A JPS58115564A JP S58115564 A JPS58115564 A JP S58115564A JP 21365381 A JP21365381 A JP 21365381A JP 21365381 A JP21365381 A JP 21365381A JP S58115564 A JPS58115564 A JP S58115564A
- Authority
- JP
- Japan
- Prior art keywords
- address space
- address
- instruction code
- specific instruction
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0615—Address space extension
- G06F12/0623—Address space extension for memory modules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明はアドレス空間拡張方式に関し、特に、命令語長
を増加することのできない処理装置においてアドレス空
間の拡張を容易に実現できるようにしたアドレス空間拡
張方式に関する。
を増加することのできない処理装置においてアドレス空
間の拡張を容易に実現できるようにしたアドレス空間拡
張方式に関する。
回 技術の背景
近年、データ処理装置においては、処理データ量の増大
等の理由により、必委とされるアドレス空間が増々大き
くなっていく傾向にある。そして、そのために各種のア
ドレス空間拡張形式が採用されている。
等の理由により、必委とされるアドレス空間が増々大き
くなっていく傾向にある。そして、そのために各種のア
ドレス空間拡張形式が採用されている。
（ハ）従来技術と問題点
従来、アドレス空間を拡張する手段として、間接アドレ
ス指定方式中、仮想配憶方式のようにアドレス部にゲタ
はかぜを行なう方式が使用されてきたが、アドレス空間
を変更するたびに、ゲタはかせ用のテーブル（ＩＤＡワ
ードやページテーブル）を変更する必要が６９、実現の
ためのハードウェアが大となる欠点を持りていた。
ス指定方式中、仮想配憶方式のようにアドレス部にゲタ
はかぜを行なう方式が使用されてきたが、アドレス空間
を変更するたびに、ゲタはかせ用のテーブル（ＩＤＡワ
ードやページテーブル）を変更する必要が６９、実現の
ためのハードウェアが大となる欠点を持りていた。
性能向上を至上目的とする種類のデータ処理装置におい
てはハードウェアの増大にかかわらず、上記方式が採用
されるが、一方、小規模の処理装置においてはハードウ
ェア上の制約等により上記方式を採用することが困難な
場合がある。
てはハードウェアの増大にかかわらず、上記方式が採用
されるが、一方、小規模の処理装置においてはハードウ
ェア上の制約等により上記方式を採用することが困難な
場合がある。
に）発明の目的
本発明は、アドレス空間の拡張を２倍までと限定し、小
規模の装置に対して少ないハードウェアの追加のみで簡
単にアドレス空間を２倍とすることを可能とし、かつ単
一命令サイクルで相互の空間を移動することを可能とす
ることを目的とする。
規模の装置に対して少ないハードウェアの追加のみで簡
単にアドレス空間を２倍とすることを可能とし、かつ単
一命令サイクルで相互の空間を移動することを可能とす
ることを目的とする。
（ホ）発明の構成
上記目的を達成するために本発明は、固定長の命令コー
ド部を有する固定長の命令語によって動作する処理装置
におけるアドレス空間拡張方式において、特定命令コー
ドを検出する手段とｖＩ％定命令コードが検出されてい
る期間に発出される所定のタイミング信号によってセッ
ト動作またはリセット動作が実行されるフリップ７０ツ
ブとをそなえ、該７リツプフロツプの出力を当該命令語
によって指定されるアドレス情報の最上位に付加するこ
とにより、アドレス空間を拡張するようにしたことを特
命とする。
ド部を有する固定長の命令語によって動作する処理装置
におけるアドレス空間拡張方式において、特定命令コー
ドを検出する手段とｖＩ％定命令コードが検出されてい
る期間に発出される所定のタイミング信号によってセッ
ト動作またはリセット動作が実行されるフリップ７０ツ
ブとをそなえ、該７リツプフロツプの出力を当該命令語
によって指定されるアドレス情報の最上位に付加するこ
とにより、アドレス空間を拡張するようにしたことを特
命とする。
（へ）発明の実施例
図は本発明による実施例の処理装置の要部プロ、り図で
あり、図中、１は命令レジスタ、２ｔｉ命令アドレスレ
ジスタ、：Ｈｊデコーダ、４はＪ−にフリ、プフロ、プ
、５は最上位ピットセットリセ、）（１号線、６はアド
レスレジスタセｙ）信号線である。
あり、図中、１は命令レジスタ、２ｔｉ命令アドレスレ
ジスタ、：Ｈｊデコーダ、４はＪ−にフリ、プフロ、プ
、５は最上位ピットセットリセ、）（１号線、６はアド
レスレジスタセｙ）信号線である。
実施例の処理装置は、命令語長が１６ビツトの処理装置
を示してお９、このような処理装置においては一般的に
例えば、無条件ブランチ命令の命令コード部が４ビツト
、アドレス指定部が１２ビツトであるとすれば、アドレ
ス空間は４にワードしかとり得ないことになる。もし、
アドレス指定部を１３ビ、トとし、命令コード部を３ビ
ツトにすると、アドレス空間は８にワードに倍増するが
、命令コードは１６種類から８１１類に減少してしまう
ことになる。
を示してお９、このような処理装置においては一般的に
例えば、無条件ブランチ命令の命令コード部が４ビツト
、アドレス指定部が１２ビツトであるとすれば、アドレ
ス空間は４にワードしかとり得ないことになる。もし、
アドレス指定部を１３ビ、トとし、命令コード部を３ビ
ツトにすると、アドレス空間は８にワードに倍増するが
、命令コードは１６種類から８１１類に減少してしまう
ことになる。
本発明の実施例は、アドレス指定部を１２ビツトのｔｔ
にし、４ビ、トの命令コード１６種類の命令のうち１種
類のコードにアドレス最上位ビ。
にし、４ビ、トの命令コード１６種類の命令のうち１種
類のコードにアドレス最上位ビ。
トを付加する機能をもたせるようにしたものである。こ
のようにすることにより、アドレス空間は８にワードま
で拡張することができ、また命令コードは上記コード以
外に１５種類可能となる。
のようにすることにより、アドレス空間は８にワードま
で拡張することができ、また命令コードは上記コード以
外に１５種類可能となる。
図中、デコーダ３に例えば、命令コード′″１１００”
が入力されたとき最上位ビットをセットまたはリセット
する信号が出力され、アドレス指定部で指定され九下位
１２ビットのアドレスが命令アドレスレジスタ２にセッ
トされるのと同一タイミングでＪ−にフリ、プフロップ
４がセットまたはりセ、トされる。
が入力されたとき最上位ビットをセットまたはリセット
する信号が出力され、アドレス指定部で指定され九下位
１２ビットのアドレスが命令アドレスレジスタ２にセッ
トされるのと同一タイミングでＪ−にフリ、プフロップ
４がセットまたはりセ、トされる。
し九がって、最初、Ｊ−に７す、プフロ、ブ４がリセッ
ト状態にあるとき、命令コード’ １１００″が発行さ
れると、アドレスレジスタセット信号のタイミングでＪ
−に７す、ブ７ Ｑ ｙプ４はセットされ、Ｊ−にフリ
ップ７０ツブ４の出力によりアドレス２ が１″となり
、アドレス空間Ｆ１２倍に拡張される。そして、次に命
令コード１１００“が発行された時点においては、アド
レスレジスタセット信号のタイミングでＪ−にフリ、プ
フロ。
ト状態にあるとき、命令コード’ １１００″が発行さ
れると、アドレスレジスタセット信号のタイミングでＪ
−に７す、ブ７ Ｑ ｙプ４はセットされ、Ｊ−にフリ
ップ７０ツブ４の出力によりアドレス２ が１″となり
、アドレス空間Ｆ１２倍に拡張される。そして、次に命
令コード１１００“が発行された時点においては、アド
レスレジスタセット信号のタイミングでＪ−にフリ、プ
フロ。
プ４Ｆ′ｉリセットされる。この結果、Ｊ−にフリ。
ブフロップ４の出力によりアドレス２ が ０”となり
、アドレス空間は元の４にワードとなる。
、アドレス空間は元の４にワードとなる。
このように命令コード″”１１００”が発行される毎に
、アドレス空間が交互に切換えられるよう動作するため
、プログラム作成上アドレス空間の拡張が必要とされる
部分の前後にそれぞれ当該命令コードを配置することに
より、簡単にアドレス空間の拡張が可能となる。
、アドレス空間が交互に切換えられるよう動作するため
、プログラム作成上アドレス空間の拡張が必要とされる
部分の前後にそれぞれ当該命令コードを配置することに
より、簡単にアドレス空間の拡張が可能となる。
上記実施例では、専用の命令コードをアドレス９間拡張
用として使用するようにしたが、これに限らず、例えば
サブルーチンコール命令でアドレス空間拡張用フリップ
フロ、プをセットシ、リターン命令で轟＃７す、プフロ
ップをリセットする方式を採用することも可能である。
用として使用するようにしたが、これに限らず、例えば
サブルーチンコール命令でアドレス空間拡張用フリップ
フロ、プをセットシ、リターン命令で轟＃７す、プフロ
ップをリセットする方式を採用することも可能である。
（ト）発明の効果
本発明によれば、命令語長を増加させずに、容易にアド
レス空間を２倍にすることができるという利点を持って
いる。
レス空間を２倍にすることができるという利点を持って
いる。
図は本発明による実施例の処理装置の要部プロ、り図で
ある。 図中、ｌは命令レジスタ、２は命令アドレスレジスタ、
３はデコーダ、４ＦｉＪ−Ｋｙリップ７０ツブである。
ある。 図中、ｌは命令レジスタ、２は命令アドレスレジスタ、
３はデコーダ、４ＦｉＪ−Ｋｙリップ７０ツブである。
Claims (3)
- （１）固定長の命令コード部を有する固定長の鼻令飴に
よって動作する処理装置におけるアドレス空間拡張方式
において、特定命令コードを検出する手段と該特定命令
コードが検出されている期間に発出される所定のタイミ
ング信号によってセット動作またはリセット動作が実行
されるフリップフロ、プとをそなえ、該フリップフロ１
．プの出力を当該命令語によって指定されるアドレス情
報の最上位に付加することにより、アドレス空間を拡張
するようにしたことを特徴とするアドレス空間拡張方式
。 - （２）上記特定命令コードは１種類であり、上記フリッ
プフロップは該特定命令コードが検出されている期間に
発生される上記所定のタイミング信号によってセット動
作とリセット動作が交互に繰返されることを特徴とする
特許請求の範囲第（１）環６己載のアドレス空間拡先方
式。 - （３）上記特定命令コードＦｉ２種類であり、一方の特
定命令コードは上記フリップフロ、ブをセットするため
に使用され、他方の特定命令コードは上ＣＣフリップフ
ロ、ブをリセットするために使用されることを特徴とす
る特許請求の範囲第（］）項記載のアドレス空間拡張方
式、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21365381A JPS58115564A (ja) | 1981-12-29 | 1981-12-29 | アドレス空間拡張方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21365381A JPS58115564A (ja) | 1981-12-29 | 1981-12-29 | アドレス空間拡張方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58115564A true JPS58115564A (ja) | 1983-07-09 |
Family
ID=16642723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21365381A Pending JPS58115564A (ja) | 1981-12-29 | 1981-12-29 | アドレス空間拡張方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115564A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142035A (ja) * | 1984-08-03 | 1986-02-28 | Hitachi Ltd | 論理型情報処理装置 |
| JPS623353A (ja) * | 1985-06-28 | 1987-01-09 | Toshiba Corp | アドレス空間拡張装置 |
| JPH01173143A (ja) * | 1987-12-26 | 1989-07-07 | Toshiba Corp | メモリマネージメントユニット |
| JPH0773047A (ja) * | 1993-03-22 | 1995-03-17 | Compaq Computer Corp | コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム |
-
1981
- 1981-12-29 JP JP21365381A patent/JPS58115564A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142035A (ja) * | 1984-08-03 | 1986-02-28 | Hitachi Ltd | 論理型情報処理装置 |
| JPH0427575B2 (ja) * | 1984-08-03 | 1992-05-12 | Hitachi Seisakusho Kk | |
| JPS623353A (ja) * | 1985-06-28 | 1987-01-09 | Toshiba Corp | アドレス空間拡張装置 |
| JPH01173143A (ja) * | 1987-12-26 | 1989-07-07 | Toshiba Corp | メモリマネージメントユニット |
| JPH0773047A (ja) * | 1993-03-22 | 1995-03-17 | Compaq Computer Corp | コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1328061A (en) | Data processing system | |
| JPS58115564A (ja) | アドレス空間拡張方式 | |
| JPS5528141A (en) | Memory unit of electronic computer | |
| JPH02126321A (ja) | 命令コードのデコード装置 | |
| JPS5515526A (en) | Microprogram control circuit | |
| JPS55118170A (en) | Memory access device | |
| JPS5862686A (ja) | 画像メモリ装置 | |
| JPS583188A (ja) | アドレスデコ−ド方式 | |
| JPS58186846A (ja) | マイクロプログラム制御装置 | |
| JPS6327736B2 (ja) | ||
| JPH0376504B2 (ja) | ||
| JPS55112661A (en) | Memory control unit | |
| JPS6035690B2 (ja) | アドレス拡張方式 | |
| JPS563494A (en) | Defect remedying system for bubble memory | |
| JPS6346858B2 (ja) | ||
| JPS5537638A (en) | Information processor | |
| JPS6112582B2 (ja) | ||
| JPS54121625A (en) | Memory multiplication system | |
| JPS55138148A (en) | Microprogram memory unit | |
| JPS5543606A (en) | Electronic computer | |
| JPS5485652A (en) | Display unit of defective logical bolck | |
| JPS55140959A (en) | Memory control system | |
| JPS6141420B2 (ja) | ||
| JPH0290248A (ja) | メモリ装置 | |
| JPS5958680A (ja) | 記憶装置 |