JPS58114124A - デ−タ転送制御方式 - Google Patents

デ−タ転送制御方式

Info

Publication number
JPS58114124A
JPS58114124A JP56210501A JP21050181A JPS58114124A JP S58114124 A JPS58114124 A JP S58114124A JP 56210501 A JP56210501 A JP 56210501A JP 21050181 A JP21050181 A JP 21050181A JP S58114124 A JPS58114124 A JP S58114124A
Authority
JP
Japan
Prior art keywords
buffer
control program
control
data
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56210501A
Other languages
English (en)
Other versions
JPS615178B2 (ja
Inventor
Shuhei Inamori
稲森 洲平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56210501A priority Critical patent/JPS58114124A/ja
Publication of JPS58114124A publication Critical patent/JPS58114124A/ja
Publication of JPS615178B2 publication Critical patent/JPS615178B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明はセンタから受会したか」御プログ2ムを初期p
−ドする際のデータ転送t、J御方弐に関する。
(2)従来技術と問題点 通信回線でセンタに結ばれ、処理&置を内蔵する端末機
においては、その端末板で動作する制御プログラムをセ
ンタ側から送付してもらい、これを初期ロード(IPL
)する方式が広く採用されている(これは端末機のファ
イル装置を省いて、価格を低く仰えるためで弗るン。
このようなシステムにおいては、端末機側で受信した制
御プログラムは、通常のデータと同様に取扱われ、回縁
制御プログラム用のバッファ及びファイル制御プログ2
ム用のバッファを経由したのち端末機の主記憶の所定領
域に格納されるととKなる。
従りて制御プ四グラムを受信してから主記憶の所定領域
に格納されるまでに処理手順を要し、1間を消費するこ
とになる。
(3)発明の目的 本発明は、センタから受信した制御プログラムの端末機
への初期ロードに景する時間を短縮するデータ転送制御
方式の提供を目的とする。
威 (4)発明の構造 本発明は、受信バッファと回線制御用バッファとファイ
ル制御用バッファと主記憶装置と第1の処理装置とで構
成される端末装置と、前言己mlの処理装置用の制御プ
ログラムを保有する第2の処理装置とが通信回線で結ば
れ、該第2の処理装置からのデータを前記受信バッファ
で受信し、該受信データを回線制御用バッファとファイ
ル制御用バッファとを経由して前記主記憶装置に格納せ
しめるシステムにおいて、前記受信バッファに受信され
たデータの種別を判別する判別手段と、前記受信された
データの転送経路を振分ける手段とを前記端末装置側に
設け、該端末装置から発せられる送信畳求に応じて前記
第2の処理装置から送出された前記制御プログラムを前
記受信バッファに受信した際、該制御プログラムを直ち
に前記主記憶装置に格納せしめることを特徴とするデー
タ転送制御方式である。
(初 発明の実施例 以下、本発明を図面によって説明する。
図面は本発明の一実施例を説明するブロック囚であ!5
.1.15Fiプロセサ、2はファイル&甑。
3はチャネル装置、4は通信制御順L5は通信回線、6
は端末制御製置、7は受信部、8は送信部、9は受信バ
ッファ、10は判別部、 11はメモリ、12は回線制
御プログ2ム、 13はファイル制御プログラム、14
は端末機、16は主記憶装置、17は操作盤、Aはアド
レスs Blは回線割体用バッファ、B、はファイル制
御用バッファ、C1゜C2は転送制御信号、Dは処理用
データ、Eは電汲キー+ Flけ処理領域、F、は制御
領域、Pは制御プログラム、Rは転送要求信号である。
図面における端末機14は、プロセサ15と主言=憶装
置16とを内蔵し、制94預域FtK格納される制御プ
ログラムPにより制御及び処理が行われるが、電源投入
時に制御プログラムPを制御5域F。
に社期ロード(IPL)せしめる必要がある。しかし端
末機側に制御プログラムPを収容するファイル装置を有
しない場合には、センタ側のプロセサ1から送出して貰
う必要があシ、本発明はこのよう々システムに関するも
のである0 図面において、プロセッサ1から送出されるデータに通
信回線5を経て端末制御装[6の受信部7で受信された
のち、受信バッファ9に格納される。
次に受信データは回線制御用バッファBlへ転送され、
同時に回線制御用プログラム12かに動することにより
、バッファB、内の受信データの処理(受信データの直
並列変換処理、その他)か行われる。
この処理済みの受信データカニファイルか」両用I(ッ
ファB!へ転送され、同時にファイル制御用プログラム
13が振動することにより、該処理済みの受信データに
対する処理がイjわれだのち、との受信データは主記憶
装[16の所定領域に札納される。このように通常の方
式では受信データは受信バッファ91回線制御用バッフ
ァB1及びファイル制御用バッフ7 B2を経由するこ
とに彦る。
本発明では、端末機側の操作盤17の%L詠キーEの押
下により発せられた転送制御信号R(♂・J御グログ2
ムPの転送要求)が、センタのプロセサ1で受理される
と、ファイル装置2内の制御プログラムPが、通信回f
l115を経て端末機141i・jへ送出される。この
制御プログラムPが受信部7を紅て、受信バッファ9に
格納されると、判別部10力・作組して受信データ□□
□を判別する。
制御プログラムPには、その先頭部分【てアドレスAの
データが付されているので、判別部10けこれを検出し
て、受信データが制御プログラムPであることを判別す
る。この場合には、判別部IGから転送制御イ目@CI
が発せられ、受信バッファ9内の制御プログラムPは直
ちに主記憶装置16の制御領域Fz(先頭アドレスがA
の領域)に格納される。これに対し、センタ側から処理
用データDが送出されてきた場合には、判別部10は一
般データと判別し、転送制御信号C7を発して受信パッ
779円の党もデータ(6)を回線制御用バッファB1
へ転送せしめる。
(6)発明の効果 以上のように本発明は、端末機側がセンタから制御プロ
グラムを受信する際には、受信バッファから直接主記憶
へ転送せしめるので、端末機側における初期ロード(I
PR)にシする時間を短縮しうる利点を有する。
【図面の簡単な説明】
図面は本発明の一実施例を説明するブロック図であシ図
面に用いた符号は次の通シである。 1.15はプロセサ、2はファイル装置、3はチャネル
装置、4は通信制御装置i5は通係回線。 6は端末制御装置、7は受信柳、8は送信部、9は受傷
バッファ、10は判別部、 11はメモリ。 12け回線制御プログラム、13社ファイル制御プログ
ラム、14は端末機、16は主記憶装置。 17に5・作盤、A(仁アドレス+ Blは回線制御用
バッファ、B!はファイルIII 卿用バッファ、Ct
−C*ハ転迭μ汞化号、Dは処理用データ、Eは電源キ
ー−FMは処理領域+ fI′意は制御領域、Pは制御
プログラム、Rは転送賛求佃号を示す。

Claims (1)

  1. 【特許請求の範囲】 受信バッファと回線制御用バッファとファイル制御用バ
    ッファと主記憶装置と第1の処理装置とで構成される端
    末装置と、前記第1の麩理装置用の制御プログラムを保
    有する第2の処理装置とが通信回線で結ばれ、該第2の
    処理装置からのデータを前記受信バッファで受信し、該
    受信データを回線制御用バッファと7アイル餉御用バツ
    フアとを経由して前記主記憶装置に格納せしめるシステ
    ムにおいて、前記受信バッファに受信されたデータの種
    別を判別する判別手段と、前記受信されたデータの転送
    経路を振分ける手段とを前記端末装と 電信に設け、骸端末装置から発纏られる送信要求に応じ
    て前記第2の処理装置から送出された前記制御プログラ
    ムを前記受信バッファに受信した際、該制御プラグツム
    を−ちに前記主記憶装置に格納せしめることを特徴とす
    るデータ転送制御方式。
JP56210501A 1981-12-26 1981-12-26 デ−タ転送制御方式 Granted JPS58114124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56210501A JPS58114124A (ja) 1981-12-26 1981-12-26 デ−タ転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56210501A JPS58114124A (ja) 1981-12-26 1981-12-26 デ−タ転送制御方式

Publications (2)

Publication Number Publication Date
JPS58114124A true JPS58114124A (ja) 1983-07-07
JPS615178B2 JPS615178B2 (ja) 1986-02-17

Family

ID=16590404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56210501A Granted JPS58114124A (ja) 1981-12-26 1981-12-26 デ−タ転送制御方式

Country Status (1)

Country Link
JP (1) JPS58114124A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629849U (ja) * 1985-06-28 1987-01-21

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629849U (ja) * 1985-06-28 1987-01-21

Also Published As

Publication number Publication date
JPS615178B2 (ja) 1986-02-17

Similar Documents

Publication Publication Date Title
EP0525736B1 (en) Data storing system for a communication control circuit
JPS58114124A (ja) デ−タ転送制御方式
JPS6326576B2 (ja)
JP2501450B2 (ja) ゲ−トウエイ
JPH0234518B2 (ja)
JP2742944B2 (ja) ワイヤレス制御システムに於ける送信データの伝送方法及びこれを使用したワイヤレス制御システム
JP2923992B2 (ja) デマンドアサイン通信システムにおけるアクセスチャネル制御方式
JPH0122300Y2 (ja)
JPS6112423B2 (ja)
JPS59195736A (ja) 通信制御装置
JPS5759233A (en) Signal transmitting circuit
JPS5819090B2 (ja) デ−タの割込制御装置
JPS62103750A (ja) 応答要求付メツセ−ジ送信方式
JPH07105795B2 (ja) ポ−リング制御方式
JPS6029987B2 (ja) デ−タ転送制御方式
JPS61252723A (ja) 配電線信号伝送方式
JPH07230404A (ja) ネットワーク接続システムの高速データベースアクセス 方式
JPH01258521A (ja) 同報通信方式
JPS589620B2 (ja) 対等通信システム
JPS58161552A (ja) 伝送システムの監視方法
JPS5826866B2 (ja) 通信制御装置
JPH0256695B2 (ja)
JPS59119439A (ja) バツフア・ビジ−回避方式
JPS60230743A (ja) バス接続方式
JPH06311122A (ja) 番組素材自動送出制御装置