JPS58112351A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58112351A JPS58112351A JP56210855A JP21085581A JPS58112351A JP S58112351 A JPS58112351 A JP S58112351A JP 56210855 A JP56210855 A JP 56210855A JP 21085581 A JP21085581 A JP 21085581A JP S58112351 A JPS58112351 A JP S58112351A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide
- tape
- adhesive tape
- semiconductor
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は高信頼性の半導体装置に関する。
一般に、半導体素子はエポキシ樹脂などからなる樹脂材
料で封止、つまり樹脂パッケージされることが多い。こ
の種の封止材料には、充てん剤としてシリカ、アルミナ
などの無機粉末が用いられているが、これらの充てん剤
には数ＰＰｍ程度のウラニウムやトリウムの如き不純物
が含まれている。上記の不純物はα線を放出し、これが
メモリ素子などの誤動作（以下、ソフトエラーという）
を生じさせる原因となって、半導体の信頼性を著るしく
低下させる問題があった。
料で封止、つまり樹脂パッケージされることが多い。こ
の種の封止材料には、充てん剤としてシリカ、アルミナ
などの無機粉末が用いられているが、これらの充てん剤
には数ＰＰｍ程度のウラニウムやトリウムの如き不純物
が含まれている。上記の不純物はα線を放出し、これが
メモリ素子などの誤動作（以下、ソフトエラーという）
を生じさせる原因となって、半導体の信頼性を著るしく
低下させる問題があった。
この発明は、上記の問題を解消した高信頼性の半導体装
置を提供せんとするもので、その要旨とするところは、
基板上に設けられた半導体素子を、ポリイミドフィルム
にシリコーン系粘着剤層を形成してなるポリイミド粘着
テープで被覆し、かつ上記の基板、素子およびテープを
一体に樹脂封止してなる半導体装置にある。
置を提供せんとするもので、その要旨とするところは、
基板上に設けられた半導体素子を、ポリイミドフィルム
にシリコーン系粘着剤層を形成してなるポリイミド粘着
テープで被覆し、かつ上記の基板、素子およびテープを
一体に樹脂封止してなる半導体装置にある。
以下、この発明を図面に基づいて説明する。
図面はこの発明の半導体装置の一例を示したもので、１
はリードフレームからなる基板２上に設けられた半導体
メモリ素子、３は上記素子を被覆したポリイミド粘着テ
ープ、４は上記の基板２゜素子１およびテープ３を一体
に包囲した封止樹脂である。また、５．５は外部接続リ
ード、６．６は上記リード５．５と半導体メモリ素子１
とを接続するボンディングワイヤである。
はリードフレームからなる基板２上に設けられた半導体
メモリ素子、３は上記素子を被覆したポリイミド粘着テ
ープ、４は上記の基板２゜素子１およびテープ３を一体
に包囲した封止樹脂である。また、５．５は外部接続リ
ード、６．６は上記リード５．５と半導体メモリ素子１
とを接続するボンディングワイヤである。
ポリイミド粘着テープ３は、ポリイミドフィルム３ａに
シリコーン系粘着剤層３ｂを設けた構成からなり、上記
粘着剤層３ｂ側を半導体メモリ素子１上に圧着して貼り
つけたものである。テープ３の厚みは一般に２０μｍ以
上、好適には３０μｍ以上で１００μｍ以下である。
シリコーン系粘着剤層３ｂを設けた構成からなり、上記
粘着剤層３ｂ側を半導体メモリ素子１上に圧着して貼り
つけたものである。テープ３の厚みは一般に２０μｍ以
上、好適には３０μｍ以上で１００μｍ以下である。
このように、この発明では、半導体素子１をポリイミド
粘着テープ３で被覆したことを最大の特徴とするが、こ
のポリイミド粘着テープ３は、そのポリイミドフィルム
−３ａが封止樹脂４から放出されるα線を減衰、吸収さ
せる機能を有しているとともに、このフィルム３ａおよ
びシリコーン系粘着剤層３ｂに含まれるウラニウムやト
リウムの如き不純物がきわめて微量であるために、半導
体素子１のソフトエラーの低下に大きく貢献する。
粘着テープ３で被覆したことを最大の特徴とするが、こ
のポリイミド粘着テープ３は、そのポリイミドフィルム
−３ａが封止樹脂４から放出されるα線を減衰、吸収さ
せる機能を有しているとともに、このフィルム３ａおよ
びシリコーン系粘着剤層３ｂに含まれるウラニウムやト
リウムの如き不純物がきわめて微量であるために、半導
体素子１のソフトエラーの低下に大きく貢献する。
また、上記のテープ３はその耐熱性にすぐれているため
ワイヤボンディング時や樹脂封止時に熱的な損傷を受け
ることがなく、シかもポリイミドフィルム３ａはもちろ
んのことシリコーン系粘着剤層においてもこれに含まれ
るナトリウムイオンの如きアルカリ不純物が非常に少な
いため上記不純物による高温下での耐湿特性の低下をき
たす心配もない。
ワイヤボンディング時や樹脂封止時に熱的な損傷を受け
ることがなく、シかもポリイミドフィルム３ａはもちろ
んのことシリコーン系粘着剤層においてもこれに含まれ
るナトリウムイオンの如きアルカリ不純物が非常に少な
いため上記不純物による高温下での耐湿特性の低下をき
たす心配もない。
ところで、セラミック封止などのこの発明とは異なるパ
ッケージ法を採用した半導体装置において、半一体素子
をポリイミド樹脂で被覆することはすでに知られている
。ところが、この公知の方法では、ポリイミド樹脂の前
駆体（イミド化前のもの）を塗工したのち乾燥しそのご
高温下で加熱硬化（イミド化）させる手段を採っている
ため、被覆作業が複雑で、また加熱硬化時に半導体素子
などへの悪影響も無視できず、さらに加熱硬化前にワイ
ヤボンディング部の開口が必要となったり塗布液中に半
導体素子に悪影響を与える不純物が混入するおそれがあ
るなど充分に実用性のあるものとはいえなかった。
ッケージ法を採用した半導体装置において、半一体素子
をポリイミド樹脂で被覆することはすでに知られている
。ところが、この公知の方法では、ポリイミド樹脂の前
駆体（イミド化前のもの）を塗工したのち乾燥しそのご
高温下で加熱硬化（イミド化）させる手段を採っている
ため、被覆作業が複雑で、また加熱硬化時に半導体素子
などへの悪影響も無視できず、さらに加熱硬化前にワイ
ヤボンディング部の開口が必要となったり塗布液中に半
導体素子に悪影響を与える不純物が混入するおそれがあ
るなど充分に実用性のあるものとはいえなかった。
これに対し、この発明のポリイミド粘着テープを用いる
場合には、このテープを図示される如くワイヤボンディ
ング部の必要箇所を残して半導体素子上に貼着するだけ
でよいため、被覆作業が容易で半導体装置の生産性を低
下させるおそれがな（、また熱的影響や不純物混入の心
配もないためより信頼性の高い半導体装置を提供するこ
とができる。
場合には、このテープを図示される如くワイヤボンディ
ング部の必要箇所を残して半導体素子上に貼着するだけ
でよいため、被覆作業が容易で半導体装置の生産性を低
下させるおそれがな（、また熱的影響や不純物混入の心
配もないためより信頼性の高い半導体装置を提供するこ
とができる。
この発明において使用するポリイミド粘着テープはポリ
イミドフィルムの種類やシリコーン系粘着剤の種類にと
くに限定されることなく、従来公知のものを広く適用す
ることができる。また封止樹脂の材料に関しては、エポ
キシ樹脂その他の熱硬化性樹脂に各種の充てん剤や硬化
剤、硬化促進剤、離型剤、表面処理剤、着色剤、難燃剤
などの公知の添加剤を必要に応じて含ませてなる種々の
タイプのものをいずれも使用することができる。
イミドフィルムの種類やシリコーン系粘着剤の種類にと
くに限定されることなく、従来公知のものを広く適用す
ることができる。また封止樹脂の材料に関しては、エポ
キシ樹脂その他の熱硬化性樹脂に各種の充てん剤や硬化
剤、硬化促進剤、離型剤、表面処理剤、着色剤、難燃剤
などの公知の添加剤を必要に応じて含ませてなる種々の
タイプのものをいずれも使用することができる。
以上のように、この発明によれば、生産性良好にして高
信頼性の半導体装置を提供できるため、半導体分野に寄
与するところきわめて大である。
信頼性の半導体装置を提供できるため、半導体分野に寄
与するところきわめて大である。
つぎに、この発明の実施例を記載する。
実施例
リードフレーム上に設けられた６４ＫＭＯ８ＤＲＭ（半
導体メモリ素子）上に、ワイヤボンディング部を切り欠
いたポリイミド粘着テープ（日東電気工業社製のＮａ３
６０）を圧着した。しかるのち、通常のトランスファー
モールドにより充てん剤を含むエポキシ樹脂組成物を成
形封止して、図示されるような構造のこの発明の半導体
装置をつくった。一方、ポリイミド粘着テープを貼着し
ない以外は上記同様にして比較用の半導体装置をつくり
、これと前記この発明の装置とのソフトエラー率を対比
したところ、この発明の装置によれば比較界に較べてソ
フトエラー率を１／□、。ｏｏにまで低下できるもので
あることがわかった。
導体メモリ素子）上に、ワイヤボンディング部を切り欠
いたポリイミド粘着テープ（日東電気工業社製のＮａ３
６０）を圧着した。しかるのち、通常のトランスファー
モールドにより充てん剤を含むエポキシ樹脂組成物を成
形封止して、図示されるような構造のこの発明の半導体
装置をつくった。一方、ポリイミド粘着テープを貼着し
ない以外は上記同様にして比較用の半導体装置をつくり
、これと前記この発明の装置とのソフトエラー率を対比
したところ、この発明の装置によれば比較界に較べてソ
フトエラー率を１／□、。ｏｏにまで低下できるもので
あることがわかった。
図面はこの発明の半導体装置の一例を示す断面図である
。 １・・・半導体素子、２・・・基板、３・・・ポリイミ
ド粘着テープ、３ａ・・・ポリイミドフィルム、３ｂ・
・・シリコーン系粘着剤、４・・・封止樹脂。 特許出願人 日東電気工業株式会社
。 １・・・半導体素子、２・・・基板、３・・・ポリイミ
ド粘着テープ、３ａ・・・ポリイミドフィルム、３ｂ・
・・シリコーン系粘着剤、４・・・封止樹脂。 特許出願人 日東電気工業株式会社
Claims (1)
- （１）基板上に設けられた半導体素子を、ポリイミドフ
ィルムにシリコーン系粘着剤層を形成してなるポリイミ
ド粘着テープで被覆し、かつ上記の基板、素子およびテ
ープを一体に樹脂封止してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210855A JPS58112351A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210855A JPS58112351A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58112351A true JPS58112351A (ja) | 1983-07-04 |
Family
ID=16596212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210855A Pending JPS58112351A (ja) | 1981-12-26 | 1981-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58112351A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809973A (en) * | 1988-04-15 | 1989-03-07 | Nautilus Sports Medical Industries, Inc. | Weight training machine safety shield |
-
1981
- 1981-12-26 JP JP56210855A patent/JPS58112351A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809973A (en) * | 1988-04-15 | 1989-03-07 | Nautilus Sports Medical Industries, Inc. | Weight training machine safety shield |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097317A (en) | Resin-sealed semiconductor device | |
| US7227086B2 (en) | Semiconductor chip package having an adhesive tape attached on bonding wires | |
| JPH05190582A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| US4888634A (en) | High thermal resistance bonding material and semiconductor structures using same | |
| US6975512B1 (en) | Thermally enhanced heat sink BGA package | |
| JPS58207645A (ja) | 半導体装置 | |
| JPS58112351A (ja) | 半導体装置 | |
| JP3065753B2 (ja) | 半導体集積回路ベアチップの樹脂封止方法、半導体装置 | |
| US3492157A (en) | Resin-sealed semiconductor device and manufacturing method for the same | |
| JPH02105446A (ja) | 混成集積回路 | |
| KR950010111B1 (ko) | 반도체 패키지 제조방법 | |
| JPS615530A (ja) | 半導体装置 | |
| JPS5998540A (ja) | 半導体装置 | |
| JPH08148612A (ja) | 半導体装置およびその製造方法 | |
| JPS584954A (ja) | 樹脂封止型半導体メモリー装置 | |
| JPS58116755A (ja) | 半導体装置 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JPS6269650A (ja) | 半導体装置 | |
| JPH05183071A (ja) | 半導体装置 | |
| KR930007171Y1 (ko) | 열발산 바를 설치한 반도체 패키지 | |
| JPH0370163A (ja) | 半導体装置 | |
| JPS61292943A (ja) | 樹脂封止型半導体装置用充てん材 | |
| JPS5910241A (ja) | 樹脂封止半導体装置とその製造法 | |
| JPS60241242A (ja) | リ−ドフレ−ム | |
| JPS6151858A (ja) | 樹脂封止型半導体装置 |