JPS58112171A - 相関演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は２組のデータ列ａｌ〜ａＮ　及びｂ１〜ｂＮ
　間の相関演算を高速に行なう相関演算装置に関するも
のであり、その応用例としてはカメラ等の焦点検出に際
して行なわれる相関演算装置に適用できるものである。

従来ＴＴＬ方式のカメラにおける焦点検出装置が米国特
許４，１８５，１９１に開示されている。その光学系を
第１図に示す。その構成は撮影レンズ１０１の焦点面近
傍に設けられた微小レンズアレイ１０２と各微小レンズ
の焦点近傍に対をなして設けられた光電変換素子の列よ
り成る。焦点位置の検出は１１〜１＃に関する光電出力
とす、％ｂ、に関する光電出力に対して、少しずつ相互
にデータの位、置なずらして相関演算を行ない、蟻大相
関を与えるデータのずれ量を知る事により行なわれる。

即ち、第２図な用いてデータ数Ｎがそれぞれ２４個の場
合について説明すると、まず１１〜ａｌ・とｂ４〜ｂ■
に関して順次相ｒｌａを計算してＬ−１の位置における
総和すなわち第３図におけるＣ１υ−Σ１島ｉ−Ｊ＋ｊ
ｌを計算して記ｌ藺１ 憶し、次にＬ−２の位置に関して れまで記憶されていたＣ（１）と比較して相関の強い方
例えばＣ（２）を記憶し、この様圧して第２図に関する
Ｌ−８の位置まで演算が終った時ＫＦｉ記憶領域には蛾
も相関の強かった位置に関するＬＯ値が記憶されている
事になる。

第３図の場合でいえばこれはＣ（５）でありこの時のＬ
の値Ｌ−５が最、大１相関を与える位置を示すことＫな
る。そしてこの値から前ピン、績ビン、合焦を知ること
ができる。しかしこの様ＫＬ−ＩＫおけるの列の総和を
求め１次ＫＬ−２における０列の総和を求めるような逐
次演算を進める形式のものでは演算時間がかかる為に動
きの早い被写体を撮影する時やモータードライブ撮影を
行なう時に応答速！縦が十分でない欠点を有する。

本発明は相関演算を並列的に行なう事により、２組のデ
ータ列から交互に出力される信号約ｂ１ａ■ｂ２・・・
・・・＊　、ｙ　ｂ　ＪＦ　の転送が一回終了する間に
ほぼ全ての相関演算を終了してしまうような高速相関演
算装置を提供し、酌記欠点を解決することを目的とする
。

並列演算の概要を第５図、第７図のブロック図及び第６
図を用いて説明する。第５図ｓｏｏｍｃｃｏ等の光電変
換累子列１（ｌから送られてくる信号ａｌ　％　ｔｌｌ
　％・・・・・・をそれぞれサンプルホールドする回路
と後処理がデジタル処理の場合にはサンプルホールドさ
れた信号を何ビットかの信号にＡ／Ｄ　変換してかつＬ
８Ｂピット（蛾下位ピット）から１−次出力するような
回路を含む。

ブロック５１２〜５１８はそれぞれ７、ナログ又はデジ
タルのシフトレジスターであり、４１１−Ｉｔ　ｔ−ｍ
次次のシフトレジスターに転送する。

父各シフトレジスターは５０１〜５０８の各出力端子を
有している。アナログシフトレジスターとしてはタップ
付ＣＣＤＫより構成する場合とか、サンプルホールド回
路を２段つないで両者で１段分のシフトレジスターを構
成する場合等が考えられる。又デジタルシフトレジスタ
ーとしてはピット数を転送りロックの紋針に応じて回路
５００でＡ／Ｄ　変換したピット数以上の適当な大きさ
のシフトレジスターにより構成してもよい。ブロック５
２１〜５２４は差の絶対値な求めるブロックでありブロ
ック５２１ｔｉ端子５０１とｓａｇの出力の差の絶対値
を、ブロック５２２は端子５０２と５０７の出力の差の
絶対値を、ブロック５２３は端子５０３と５０６の出力
の差の絶対値を、ブロック５２４は端子５０４と５０５
の出力の差の絶対値をそれぞれ演算して結果を出力する
。

次に今述べたような構成によりどのような演算が行なわ
れるか１ｋｌｌｌべろ。信号の転送が開始されてしばら
く転送が進み、最初のデータａ１　　が端子５０８の出
力に現われ、２番目のデータｂ１　　が端子５０７の出
力に現われ、３番目のデータａｍ　が端子５０６の出力
に現われ、以下同様にして８番目のデータｂ４　が端子
５０１に現われた状態を第６図の（６１）として示しで
ある。この時のデータの組合せは第２図のに−１に相当
し、差の絶対値を求める相関演算ブロック５２１，５２
２゜５２３．５２４の出力　１あ“、′い“、′う“、
１え“　は第２図のそれぞれＬ−１、Ｌ−７、Ｌ−３、
Ｌ−５の位置に対応している。次に転送が１デ一タ分（
１段分）進んで、第６図の（６２）としての状態になっ
た時には、このデータの組合せは第２図のに−２に相当
し、差の絶対値を求める相関演算ブロック５−２１゜５
２２．５２３．５２４の出力ゝア“、′イ“、１つ“、
′工“　は第２図のに−２のそれぞれＬ−８、Ｌ−２，
Ｌ−６％Ｌ−４の位置に対応している。さらに転送が１
データ分進んだ時の様子を第６図の（６３）として示す
が、この時の出力１あ″、′い“、′う“、′え“　は
再び第２図のに−３のそれぞれＬ−１％Ｌ−７、Ｌ−３
％Ｌ−５の位置に対応しており、さらに転送が１データ
分進んだ第６図の（６４）ではこの時の出力１ア〃、′
イ“、′つ“、′工“は再び第２図に−４のそれぞれＬ
−８、Ｌ−２、Ｌ−６，Ｌ−４の位置に対応している。

この様にに一奇数の時には相関演算部５２１．５２２％
５２３．５２４の出力はそれぞれ第２図のＬ−１、Ｌ−
７、Ｌ−３、Ｌ−５の位置に対応し、又に一偶数の時に
は相関演算部５２１，５２２％５２３％５２４′　　　
の出力はそれぞれ第２図のＬ−８％Ｉ、−２、Ｌ−６、
Ｌ−４に対応している。従ってこの彼の演算はＫの奇偶
にまり街り分け、又相関演算部５２１，５２２．５２３
．５２４の各出力がＬの大きさの願に並ぶように組変え
てやる必要が生じる。これを行なうのが５３１〜５３８
のスイッチ手段である。第５図５４１〜５４８は累算部
（アナログの時は積分）で次々に入ってくる値を累算し
て結果を記憶している。これら累算部５４１，５４２．
５４３．５４４．５４５．５４６．５４Ｔ。

５４８はそれぞれ第３図い弓〜９に対応する位置に関す
る相関Ｉ　Ｃ（１）、ｃ（２）、ｃ（３）、Ｃ（４）　
、　Ｃ（５）、Ｃ（６）、ｃ（７）、ｃ（８）を記憶７
６゜さてに−奇数の時には５３２，５３４゜５３６．５
３８のスイッチが開、５３１．５３３．５１５，５３１
のスイッチが閉となり、相関演算ブロック５２１の出力
１あ“がスイッチ５３１を介してＬ−１相当の累算部５
４１に、相関演算ブロック５２２の出力１い“がスイッ
チ５３Ｔを介してＬ−７相当の累算部５４１に相関演算
ブロック５２３の出力１う“が５３３を介してＬ−３相
当の累算部５４３に、相関演算ブロック５２４０出力ゝ
え“がスイッチ５３５を介してＬ−５相当の累算部５４
５にそれぞれ導かれ、累算される。又に一偶数の時には
５３１．５３３゜５３５．５３１のスイッチが開、５３
２．５３４．５３６．５３８のスイッチが閉となり、相
関演算ブロック５２１の出力１ア〃がスイッチ５３１’
に介してＬ−８相当の累算部５４８に、相関演算ブロッ
ク５２２の出力１イ“がスイッチ５３２を介してＬ−２
相当の累算部５４２に、相関演算ブロック５２３の出力
１つ“がスイッチ５３１１介してＬ−６相当の累算部５
４６に、相関演算ブロック５２４の出力１工〃がスイッ
チ５３４を介してＬ−４相当の累算部５４４にそれぞれ
導かれて累算される。この様にしてに−１からに−４０
までの転送が終了すると、累算部５４１〜５４８には第
３図に示すようなデータの各すらしの位置Ｌ−１〜８に
対応した相関量が記憶された事になる。次いで累算部５
４Ｇの内容＃′ｉ峻大相関位置検出部５５０により最大
相関を与えているＬの値例えば第３図ではＬ−５を検出
して出力端子５６０にその値を出力する。この値がデー
タ列ａｌ〜ａｌ１４　、　ｂ、〜ｂ口の相互のずれを表
わしており従、ってこの値から２組のデータ列＆１〜１
２４とｂｔ〜ｂ！４の間の最も相関の大きい状態を検出
できる。

すなわちこの例の場合のように２組のデータ列として第
１図の出力手段１０３が出力する２組のデータ列を用い
た場合には撮影レンズ１０１の仙ピン、合焦、後ピンが
判断できることにある。

第２例をブロック図の第７図により説明−ｒる。これは
受光部からスイッチ５３１〜５３８までは第５図と共通
であり動作も同じである。この例では＠４図Ｄ　（Ｊ）
　−Ｃ（Ｊ）−Ｃ（Ｊ＋２１のようなＣ■の差分を計算
し、これよりＣ（Ｌ）の極値に相当するＬの値をＤ（Ｊ
）の零クロス点を求める事によって、最大相関を与える
データのずれの量をＬ（又はＪ）の端数まで求めようと
するものである。すなわち第３図におけるＬ−１ＯＣω
からＬ−３のＣ■をひ−き算した値な第４図のＪ−ＩＫ
、また第３図におけるＬ−１のＣ（ＬＪからＬ−４のＣ
υをひき算した値を＠４図Ｊ−２にそれぞれとり、以下
間ｌＩＫ第３図におけるＬ−３、Ｌ−４、Ｌ■５、Ｌ−
６の各Ｃυから同図のＬ−５、Ｌ−６、Ｌ−７，Ｌ−８
の各Ｃ（ト）をひき算した値を第４図Ｊ−３、Ｊ−４、
Ｊ−５，Ｊ麿６にとる。そして第４図の横軸（Ｄ（Ｊ）
−０）とＤ　（Ｊ）の線がクロスする点を求め２組のデ
ータ列が互いに轍も相関の大きい状態を検出するもので
ある。第７図の７２１〜７２３は差動演算部でありスイ
ッチ１３１５．１３３．７３５は＠２図のに一奇数の時
閉、偶数の時開でありスイッチ１３２．７３４．７３　
ａＶｉＫ馴偶数の時閉、奇数の時開である。従ってＫが
奇数の１ＫＶｉ差動部７２１は（あ−う）を演算してス
イッチ１３１を介して累算部７４１に結果を累算し、差
動部７２２は（う−え）を演算してスイッチＴ３３を介
して累算部１４３に結果な累算し、差動部１２＆は（え
−い）を演算してスイッチ７３５を介して累算部７４５
に結果を累算する。又Ｋが偶数の回には差動部７２１は
（イーエ）を演算、してスイッチＴ３２を介して累算部
Ｔ４２に結果を累算し、差動部７２２は（エーウ）を演
算してスイッチＴ３４を介して累算部１４４に結果を累
算し、差動部７２３は（ウーア）ｉ演算してスイッチ１
３６を介して累算部１４６に結果を累算する。このよう
Ｋ　１１ｓ　ｂｌ　％　ａｌ　ｓｂｌ・・・・・・　ａ
ｌ４．ｂｌ４　　の各データを各シフトレジスター５１
２〜５１８１に通して転送すると第２因の場合のに一１
〜４０ｆｉでの演算が終了する。・そして累算部７４１
〜７４６には十れぞれ第４図のＤ（１）、　Ｄ（２）、
Ｄ（３）、Ｄ（４）、Ｄ（５）、Ｄ（６）Ｋ相当する値
が記憶されている事になる。次いで累算部７４０のこの
内容は最大相関位置検出部７５０によりＤ　（Ｊ）がＪ
の増大に伴ない正→負に零クロスするＪ・の埴、第４図
の例テＦｉＪ−４．２．ｆ：検出し−ｃｒｅａｔｉｃそ
の値を出力する。この値がデータ列１１〜ａｍｓ、ｂｔ
〜ｂ口の相互のずれを表わしており従ってこの値から２
組のデータ列の最も相関の大きい状１ａｔ−検出できる
。すなわち第１図のような焦点検出を行なう場合には前
ピン、合焦、後ピンの判断ができることになる。

同、データのシフト、演算、各スイッチの開閉は不図示
のシーフェンス制御回路によって制御される。

ブロック図第７図に相当する場合でかつデジタル処理を
行なう場合のより具体的な回路構成例七ｓ８図に示す。

第１図の転送部（ＣＣＤ等）１０３から順次出力される
アナログデータ信号”Ｌ　、ｂ＊　ｓ　ａｌ　ｓ　ｌ）
１・・・・・・は図示なきシーフェンス制御部からの信
号により動作する第８図のＡ／Ｄ　　コンバータ８００
によりＷＪ９図９１０のタイミングで８ピツトデジタル
普に変換されて順次Ｍ８Ｂビットから出力される。尚第
９図９００はシーケンス制御回路（不図示）から出力さ
れる基準クロック信号を示すものである。８ビット直列
入力並列出力のシフトレジスタ−８１０ｉｊ図示なきシ
ーフェンス制御回路からの信号第９図の信号８２０の立
上りのタイミング、でこれを読みとり転送を進める。１
つのデータに関する８ビツトの全情報がシフトレジスタ
ー８１０Ｋ［み込まれると、８ピット並列入力直列出力
のシフトレジスタ−８１１ｔｉ図示なきシーフェンス制
御部からの信号、第９図の信号８３◎、の立上りのタイ
ミングｔｏＹとらえてシフトレジスター８１０の内容を
読み込む。

次いでシフトレジスター８１１及び８１２〜８１８は第
９図の信号９４０のクロックの立上りｔｌ゛〜１＝に同
期して８とットデータの転送を行なう。その後第９図に
示す所定の時間ｔ＠〜ｔｔｏにおいて次のデータｂｌを
シフトレジスター８１１にｔｔｏのタイミングで読み込
み、次いでシフトレジスター８１１〜８１８の転送’ｉ
’ｔｌｌ〜ｔｔａ　’（ｔｔｙ。ｔｌｓ　Ｆｉ不因示）
のタイミングで行なう、再び所定の時間をおいて次のデ
ータａ１に関する８ピ３ツト情報を転送し、以下同様に
次々に転送を進める。

＠９図の信号８５０はこの間の出力端子８０１の状態な
示したものである。即ちシフトレジスター８１１に並列
読取りが行なわれた時点でＬ８Ｂビットに関する出力が
端子８０１に現われ以後転送とともに上位ピットが出力
に現われ【くる。

転送が進んでシフトレジスター８１８に８１が、８１７
Ｋｂｔが、８１６にｍｌが。

８１５にｂ鵞が、８１４に鳳畠が、８１３Ｋｂ１が、８
１２に１４が、８１１にｂ４が納まった時点が並列相関
演算の開始であり、これら各８とットデータの転送が進
む関（第１３図８６２””ｔν・）及びその後の転送休
止期間（ｔｌ・〜ｔ■）に差及び絶対値回路８２１〜８
２４は第２図に−ＩＫ相当する相関演算を実行する。即
ち相関演算の開始により第６図（６１）の１あ“に相当
する演算が絶対値回路８２１で、′い“に相当する演算
が絶対値回路８２２で、′う“に相当する演算が絶対値
回路８２３で、′えＩＫ相尚する演算が絶対値回路８２
４で実行され、その後、順次第６図（６２）の１７“　
１イ＃　１つ〃　１エギ。

（６３）の１あ＃　ゝい“　ゝう“　１え“、（６４）
の１７“　１イ“　ゝつ“　１工“の演算がなされる。

差及び絶対値回路８２１を第１０図及び第１３図により
説明する。演算開始時にはｂ４に関するデータが第１３
図の信号９５０のタイミング（ｔ７ｏ〜ｔｒｙ　）で、
ａ！に関するデータが第１３図の信号９５１のタイミン
グ（ｔｙｅ〜ｔγテ）で、それぞれ第１０図の入力端子
８０８．８０１に現われる。ＡＮＤゲ−）１００２及び
１００３は第１３図の信号９５２のタイミング（ｔｌ、
ｏ”ｔマ８）でイネーブル（付勢）される゛・。加算器
１００４は第１１図のように全加算器（Ｆｕｌｌ　Ａｄ
ｄ＠ｒ　・・・嶋１１図から１１０１１に除いたもの）
と桁上げフリップフロップ１１０１により構成され、Ｆ
−Ｆｌｌｏｌは図示なきシーフェンス制御部により第１
３図の信号９６０の立上りのタイミング（ｕｌ〜Ｕ・、
クロック９００にわずかに先行するクロック９０１に同
期している）で格上の内容Ｖ更新し第１３図の信号９６
１のように桁上ピットの内容を整える。

ＡＮＤゲート１００２．１００３Ｙイネーブルする信号
９５２のｔ４゜に先行する９６０のｕｌのパルスＦｉＬ
８Ｂビットを計算する時の桁上ビット第１３図の信号９
６１（第１１因Ｃ）を１０〃にセットする為に用いられ
る。

加算器人力８０１及び８０１１のうちの一方８０８の内
容は第１Ｏ図に示すように反転されて入力するので、加
算器１００４は第２図に−１’あ１において（ｂａ　−
ｂｔ　）を計算する事になる。シフトレジスター８１１
〜８１８が第１３図の信号９４Ｇのタイミングで転送さ
れ、桁上Ｆ−ＦＩＩＯＩが第１３図の信号９６０のタイ
ミングで内容を更新することＫより（ｂａ　−ｂｔ　）
の値がＬＳＢピットから順次第１３図の信号９６２に示
すようにｆｌ　（ＬＳＢビット）・・・ｆ・　（ＭＳＢ
ビット）と加算器出力１００５に現われる。桁上Ｆ−Ｆ
はさらに１カウントを行ない符号ビットｆ”＆次に出力
する、そして次のデータ転送が始壕るｔ４゜までこの状
態が固定される。この間演算結果ｆ１〜ｆａは順次クロ
ック９００の立下ゆに同期したタイミングで８ビツトシ
フトレジスター１００６に転送される。シフトレジスタ
ー１００６に丁度ｆ１〜ｆ１の内容が結着り、次の瞬間
から加算器出力１００５は符号ビットｆＳの値なその後
の１４ビット分の転送の間だけ維持する（第１３図８６
２）。従ってｆｌｓ−０（正）の時にはＡＮＤゲート１
００８がイネーブルされてシフトレジスター１００６の
内容はそのまｔＯＲゲート１０１０の出力１０１１に出
力され、又ｆ””−１（負）の時にはＡＮＤゲート１０
０Ｂがイネーブルされてシフトレジスター１００６の内
容は反転されて出力１０１１に現われる。この様にして
絶対値化が行なわれｌ　ｂ４−ａｌ　’Ｉに相当する１
４ビツトデータが第１３図の信号９６３のｔＡ（ＬＳＩ
）〜ｆシ’　（Ｍ２Ｒ）として出力される。

ここで８とットデータｖ１４ビットに変換したの＃ｉ後
に出てくる累算部の１４ビツトシフトレジスター８８１
〜８８６と大きさを合わせる為であり９ピット目ｆ：か
ら１４ピツト目１４４はすべて０である。ブロック８２
２〜８２４も８２１と同様の構成及び作用である。

第８図のαの部分は第７図のスイッチ５３１〜５３８に
対応しておりスイッチ５３１が８３１に、スイッチ５３
２が８３２に・・・・・・スイッチ５３８が８３８に対
応する。従ってに一奇数回の演算を行なうために図示な
きシーフェンス制御部からの信号がライン８３Ｇを１１
“とする時にはＯＲゲート８２５．８２６．８２１．８
２８め出力にはそれぞれ１あ（絶対値回路８２１の出力
）＃、′う（絶対値回路８２３の出力）“、′え（絶対
値回路８２４の出力）“、′い（絶対値回路８２２の出
力）“が現われ、Ｋ−偶数回の演算が行なわれている時
にはライン８３０は′０“Ｋ１！ツトされて％ＯＲゲー
ト８２５．８２６．８２７．８２８の出力にはそれぞれ
１イ（絶対値回路８２２の出力）“、１工（絶対値回路
８２４の出力）“、′つ（絶対値回路８２３の出力）“
、′７（絶対値回路８２１の出力）“が現われる。第１
３図の１５号８ＴＯはこのライン８３０に与えられる電
位を現わしており最初（Ｋ−１）の差の絶対値のデータ
Ｉ　Ｋ　〜ｆ０１４が通る間は′ｌ“が与えられる。

第８図のβの部分は第７図の差動演算部７２１．７２２
％１２３を示す。加算器８４７の入力は一方のＡＮＤゲ
ート８４２の所で反転を受けるので結果的には減算が行
なわれる事になる・。、、入力のＡＮＤゲート８４１〜
８４６は図示なきシーフェンス制御部からライン８２９
を介して＃１１３図の信号！９７１の信号をうけ、助役
での絶対値化された演算結果ｆ＠ｌ〜ｆ・１４が通過す
る時だけイネーブルされる。従ってそれ以外の期間８４
Ｔ。

８４８．８４９の各加算器入力はすべて１０“であり父
加算器内の桁上Ｆ−Ｆは常に第１３図の信号９０１立下
りのタイミングで桁上ピットの内容（第１３図の信号９
Ｔ２）を更新しており従ってＬ８Ｂピットが入つ【来る
時にはこの桁上ビットは必ず′０“にセットされている
。この様にｆ、１〜ｆ０１４のデータの通過に伴つ【差
の演算結果ｇ１〜，１４が第１３図の信号９７３のタイ
ミングで各加算器８４７．８４８，８４９より現われる
。

第８図のδの部分が第７図の累算部７４０を構成してい
る。この構成例では第７図のスイッチ７３１〜７３６は
第８図のａ部の中。

ｒの部分圧対応している。累算部−の主な構成要素は加
算器８５７〜８５ｇと結果を蓄積する１４ビツトシフト
レジスター８８１〜８８６である。シフトレジスター８
８１〜８８６Ｋｔｊそれぞれ第４図のＪ−１〜６に対応
したＤ　（Ｊ）の値かに一１→４０の進行とともに累算
結果として、蓄積される。Ｋ−奇数回の演算では図示な
きシーフェンス制御部からの信号（第１３図の信号１１
７Ｇ）が第８図のライン８３０を介してＡＮＤゲート８
３１′〜８３６’に与えられＡＮＤゲート８３１′、８
３３’、８３５’がイネーブルされる。この時１４ピツ
トシフトレジスター８８１、ｈａｓ、８８５のＬ８Ｂピ
ットの各信号がＯＲゲート８２５’　、８２Ｂ’　、８
２７’を介して加算器入力の一方のＡＮＤゲート８５２
．８５４．８５６の入力に加えられる。

加算器のＡＮＤゲート８５２．８５４，８５６は図示な
きシーフェンス制御部からの信号（第１３図の信号９Ｔ
１）をライン８２９を介して受ける、従って演算データ
第１３図の信号９７３のｇ１〜ｇ１４が通過する以外の
期間は加算器８５１ｇ５８，８５９の入力はすべてＮｋ
　□　ｌｌであり、第、１３図の信号８０１の立下りの
タイミングで内容を更新する加算器ａｓｒ％８５８．８
５９内部の桁上Ｆ、・Ｆの出力ｄＬＢ８ピットの演算が
始まる時ゝＯＮにセットされている。加算器８５７には
第１３図の信号’　７３　Ｏｇ　”　〜ｇ１ａがＡＮＤ
’Ｆ’−ト８５１を介して入力し又、内示なきシーフェ
ンス制御部からの信号、すなわち第１３図の信号９８０
の立上りのタイミングを受けて転送を行なう１４ピツト
シフトレジスター８８１からの出力が第１３図の信号９
８１の１１〜１１４のタイミングでＡＮＤＮＯゲート１
２８して加算器８５Ｆに入力する。

（Ｋ−奇数回は８８１，８８３．８８５のみ転送をうけ
る。）この加算結果は第１３図の信号９８２　ｈｌ〜ｈ
１４として加算器８５７から出力される。各加算器８５
７．８５８、ａｓｓの出力ｄＤ−Ｆ−Ｆ８１１４．８８
５、Ｄ−Ｆ−ＦＯ出力Ｑ　Ｋｇ　１３″図０信号９８３
のｈ１〜ｈ１４　　タイミングで現われる。ＡＮＤゲー
ト８７１〜８７６に関しては不図示のシーフェンス制御
部からの信号によりに一奇数回にはゲート８７・１．８
７３，８７５が（Ｋ−偶数回には８７２．８７４，８７
６が）それぞれイネーブルされているので、ｏ−Ｆ−ｙ
８６４．８６５．８６６の出力（９８３）は１４ビツト
シフトレジスター８８１，８８３．８８５の転送のタイ
ミング（第１３図の信号９８０の立上り）に合わせてＬ
ＢＳピットから順次１４ピツトシフトレジスター８８１
゜８８３．８８５に読み込まれる。（レジスター８８２
，８８４．８８６はに一奇数で休止）全く同様の過程に
よりに一偶数回の演算では、それぞれの結果が１４ビツ
トシフトレジスター１８２．８８４．８８８に読み込ま
れ。

（レジスター８８１，８８３，８８５は休止）Ｋ−１か
らに−４０までの演算が終了するとレジスター８８１〜
８８６の１４ピツトシフトレジスターにはそれぞれ第４
図のＪ−１〜６に相当するＤ　（Ｊ）の値が収容される
事になる。

第７図の信号１５０の演算ブロックはＭ８図の場合零ク
ロス判定ブロック８５０と割算及び出力ブロック８９０
により構成される。

苓クロス判定ブロック８５０を第１２図により説明する
。Ｋ−４０までの演算が終了した時点で各１４ピツトシ
フトレジスターの１４ビット目即ちＭ８Ｂピットは符号
を表わしており、零クロス判定ブロックａ　ｓ　ｏ＃ｉ
各符号ピットの内容を回路８８１′〜８８６′により読
みとる。このブロックの働きをまずＳ、ｌＮ１４図で説
明する。第１４図は回路８８１′〜８８６′から入る符
号ピットパターンに対する判定をまとめたものである。

すべての符号ビットが′ｋＯ“の時は助ピンな示し、す
べての符号ビットが′ｌ“の時＃ｉ後ピンを示し、その
９間的な状ａＦｉ焦点位置がそれぞれ対応した位ｔｌｌ
ｔＫ来ている事を示す。例えば第４図の場合には第１４
図Ｊ　　−４の場合に相当し零クロス点がＪ−４と５の
関にある事を意味している。前ピン、後ピンの判定は第
１４図の場合より少し緩和して例えば前ピンの判定はＪ
−３，４，５，６の符号ビットがすべて１０“である事
だけ条件とじ又後ピンの判定はＪ−１，２，３，４の符
号ビットがすべてｌ”である事を条件とする事も可能で
ある。いずれにせよ上記の条件にあてはまらないビット
パターンは相関外として焦点位置不明の情報とする。

第１４図に相当するビットパターンの解ｖＩｔ、は第１
２図のＡＮＤゲート１２１〜１２１とＮＯＲゲート１２
８により行なわれる。即ち前ピン状態ではすべての入力
は加“でありＡＮＤゲート１２Ｆの出力のみが１１“に
なる。又第１４図のＪ　−４に相当するビットパターン
の時はＡＮＤゲート１２５の出力のみが１１“となる、
又相関外の時にはＡＮＤゲート１２１〜１２１のすべて
の出力がｖｋＯ“となるのでＮＯＲゲート１２８の出力
が１１″になる。従ってライン８９６の各出力のどれが
ｖｋｌ“であるかを知る事で第１４図の判定が行なわれ
る。ここにおいてＡＮＤＮＯゲート１２８〜１２６ちい
ずれかの出力が′ｌ“である場合にはこの情報はライン
８８１“〜８９５’によリ＃Ｉ８図の回路ａｎｔ、ｓｅ
ｔ’・・・・・・８−９５゜８９５′の各ＡＮＤゲート
に伝えられ第４図に相当する場合ならライン８９４“の
み％に１〃となり対応するＡＮＤゲー）８９４，８９４
／のみがイネーブルされる。次いでＪ−４に相当するシ
フトレジスター８８４の内容がＡＮＤ。ゲート８９４及
びＯＲゲート８６Ｔを介して割算及び出方ブロック８９
Ｇ内のＡレジスター（不図示）に転送され、又Ｊ−５の
シフトレジスター８８５の内容がＡＮＤゲート８８４′
及びＯＲゲート８６８１に：介して割算及び出力ブロッ
ク８９ｏ内のＢレジスター（不図示）Ｋ転送さたる。割
算及び出方ブロック８９０は次の演算 を行ない端数Ｘの値（０’ｌ”ｘ　ｌ　１　）を計算す
る（第４図の場合ｘ　＝　０−２　）。割算及び出方ブ
ロック８９０＃ｉ８９　ｇを介して帰られたＪｌの値に
この真の値を加えてＪ＋＋ｅＪ’＋ｘを求め（第４図で
は零クロスするＪ　−４，２）この値を出力端８９７よ
り出力する。このＪの値が最も相関の大きいデータのず
らし量を与え【いるので、これを用いて萌後ビンの判定
及び合焦点近傍での正確なデフォーカス量を知る事がで
きる。

以上の説明では第２図のように２組のデータ数Ｎ１にそ
れぞれＮ−２４とし、データをずらす組合せをＬ−１〜
８としに一１〜４ｏとしたがこれらの値は任意に選ぶ事
が可能である。

また上述した実施例では各転送手段をそれぞれシフトレ
ジスター（第５図及び第７図では５１２〜５１８の各レ
ジスター、第８図で　゛は８１１〜８１８の各レジスタ
ー）で構成したが、各データをそれぞれ２値化する場合
には各転送段をそれぞれ１ビツトで構成することもでき
る。そして各転送段な直列に接続し全体でシフトレジス
ターを構成すればよい。

＠５図及び第７図の例では蛾後にデー、夕転送を受ける
転送段５１８から数えて４番目の転送段５１５を基準と
し、（４−１）番目の転送段と（４＋１＋１）番目の転
送段、すなわち（４−０）番目と（４＋１）番目。

（４−１）番目と（４＋２）番目、（４−２）番目と（
４＋３）番目％　（４−３）番目と（４＋４）番目（８
番目の転送段は５００に言まれていると考えられる）の
各転送段の出力をそれぞれ入力とし、相関演算部５２１
〜５２４でそれぞれ内入力の相関演算を行なったが、必
ずしも５２１〜５２４のすべての相関演算部がなければ
ならないわけではなく両図において、相関演算部５２２
と５２３と５２４の相関演算のみを行なってもよいし、
相関演算部５２３と５２４の相関演算のみを行なっても
よいし、相関演算部５２４の相関演算のみを行なっても
よい。このように両図において、いくつかの相関演算を
任意に選択して省略してもよい。

第１５図はこのような場合を例示するものであり、同図
において、ブロック５ｏｏＶｉ第５図５００と同じ内容
の処理（サンプルホールド及び場合によってはデジタル
化）を行なう。このような処ｆｌＡをうけた信号”１　
ｓ　ｂｌ、”＊、ｂ＠・・・・・・は順次シフトレジス
ター１５１１〜１５２５に転送される。相関演算部は最
後にデータ転送を受ける転送段１５２５から数えて８番
目の転送段１５１８を基準として（８−１）番目の転送
段と（８＋１＋１）番目の転送段に関して相関演算を行
なう。即ち相関演算部１５３４は１−０の場合に対応す
る相関演算を、相関演算部１５３３＃′１１−１、相関
演算部１５３２は魚−２、相関演算部１５３１は１−４
、相関演算部１５３ｏは１−７のそれぞれの場合に相当
する各転送段出力対に関して相関演算を行なっている。

そしてｉ−３，１−５，１−６に相当する相−演算を省
略している。このようＫその出力に関して相関演算を行
なう転送段対Ｉのとり方は任意である。これまで述べて
きた例では最後にデータ転送を受ける転送段から数えて
ｍ―目の転送段を基準としくｍは装置ごとに決する定数
）、　　１１に：≧００整数とすれば、〔ｍ−魚〕番目
の転送段の出力と［ｍ＋　１　＋１　］着目の転送段の
出力とを相関演算すれば良い拳になる。

さらにこれまで述べてきた例を含め本発明を一般化して
考えれば、その出力に関して相関を求める転送段対のと
り方としては「間にゼロあるいは偶数個の転送段を置い
た２つの転送段の出力に関して相関演算を行なう」とい
う桑件を満たしていれば良い。

このような場合の例を第１６図を用いて簡単に説明する
。本例はこれ着で述べてきた〔ｍ−量１番目の転送段と
［ｍ＋１　＋１　］番目の転送段の各出力を相関演算す
るものではない。

弔１６図の回路ブロック５００は第５図の回路ブロック
５００と同じものであり、その出力な受けてシフトレジ
スター１６１２〜１６１８が直列に並んでいる。相関演
算部１６２１．１６２２．１６２３．１６２４はそれぞ
れシフトレジスター１６１８と１６１７の、シフトレジ
スター１６１８と１６１５の、シフトレジスター１６１
８と１６１３の、シフトレジスター１６１８と回路ブロ
ック５００の各対出力に関して相関演算を行なう。デー
タ信号の転送が進みシフトレジスター１６１８にａｌＫ
関するデータがシフトレジスター１６１２に１４に関す
るデータが収容された時点、すなわち第１７因の（１７
１）が相関演算の開始で、相関演算部１６２１〜１６２
４からはそ。れぞれ第１８図の１かｌ　（Ｌ”４）“、
１きｔ　　（Ｌ−３）“、＜ｔ　　（Ｌ＝２）“、けｓ
　　（Ｌ−１）“の位置に対応した相関演算結果が出力
されＪこの並びはＬの順に組変えられてこの時閉じてい
るスイッチ１６３１．１６３３．１６３５．１６３７（
スイッチ１６３２．１６３４．１６３８．１６３８はこ
の時開）を介してそれぞれＬ−１〜４の位ｔｌｌＫ対し
した累算部５４１〜５４４に蓄積される。次いで１デ一
タ分だけ転送が進むと第１７図の（１７２）のようにシ
フトレジスター１６１８Ｋｔｊｂｔが収容されている。

この時点で相関演算部１６２１〜１６２４はそれぞれ第
１８図の１カ雪　（Ｌ−５）“、キ１（Ｌ−６）“、り
ｓ　　（Ｌ”７）“、１ケｓ　　（Ｌ−８）“の位置く
対応した相関演算が行なわれ、結果はＬの大きさの１−
に並び変見られてこの時閉じているスイッチ１６３２．
１１１３４．１６３６．１６３８　（スイッチ１６３１
．１６３３．１６３５．１６３７はこの時開）を介して
Ｌ−５〜８の位置に対応した累算部５４５〜５４８に蓄
積される。次いで各シフトレジスターの内容は第１７図
の（１７３）の状態となり１かｓ　　（Ｌ＝４）”、′
きｓ　　（Ｌ−３）“　、　’＜ｍ　　（Ｌ−２）“　
、　′けｓ　　（Ｌ−１）＃の対に関する演算が行なわ
れてＬ−１〜４に対応する累算部５４１〜５４４に結果
が累算さね、次いで各シフトレジスターの内容は第１７
図の・（１７４）の状態となり・・・・・・以下同様の
くり返しにより転送の終了時にはＬ〜１〜８の各累算部
には第３図のような相関データが収納されている事にな
る。その後の演算は第５図の場合と同様である。

このようにしても本発明を達成できる。　　　０以上詳
述したように本発明によれば、２組のデータ列ａｌ　、
ａ！、・・・・・・及びＪ、ｂｌ・・・・・・のデータ
を交互にａｌ　、ｂｌ　ｓ　’ｌ　ｓ　ｔｅｌ　％ｍｌ
、ｂｌ・・・・・・　と時系列的に出力する手段から出
力されるデータ信号を、直列に並んだ複数の転送段へ順
次転送し、間にゼロ個又は偶数個の転送段を置いた２つ
の転送段出力対に関する相関演算を行なう事により、２
組のデータ列間の相関演算を従来よりも早く達成する事
ができる。

【図面の簡単な説明】

第１図は従来装置の光学系を説明する図。 第２図は相関演算を説明する図、第３図及び第４図は相
関の最も強い状１１′ＩＩｒ：例示した図。 第５図は第１実施例のブロック図、第６図は第１実施例
のデータ転送過程を説明する図、第７因は第２実施例の
ブロック図、第８図は第２実施例を具体化した回路図、
第９図は第２実施例の初期段階におけるタイムチャート
、第１θ図〜Ｍ１２図は第２実施例谷部のより具体的構
成例を示す回路図、第１３図は第２実施例の演算段階に
おけるタイムチャートの図、＠１４図は第１２図の回路
の出力を説明する図、ｆｌＧ１５図は第５図及び第７図
の部分的変形例な示すブロック図、第１６図は第３″４
４１ＩＩＡ例を示すブロック図、第１７図は第３実圃例
のデータ転送過程ｖｋ説明する図、及び第１８図は第３
実施例の相関演算を説明する図である。 〔主要部分の符号の説明〕 １０３・・・・・・出力手段 手続補正書（方式） 昭和５７年５月１０８ 特許庁長官島田春樹殿 １４事件の表示昭和５６年　特許願第２０９５５２　　
号住所　　東京都千代田区丸の内６丁目２番３号氏名　
（４１１）　　日本光学工業株式会社（名称） ４、代理人 （１）明細書の「発明の名称」を下記の如く訂正する。 １相関演算回路」

Claims (1)

1. 【特許請求の範囲】 １２組のデータ列を相互にどれだけずらした時に両デー
   タ列が蛾も相関の良い状態となるかを演算する相関演算
   装置において：各データ列に含まれる複数のデータを両
   デ　　λ−タ列から交互に時系列的に出力する出力手段
   と、該出力手段から信号を受けて前記各データに対応し
   た信号をそれぞれ収納する複数の転送段を含み、各転送
   段に収納された信号を次の転送段へ順次転送するシフト
   レジスターと、前記複数の転送段のうち関にゼロあるい
   は偶数個の転送段を置いた２つの転送段の出力を受は両
   転送検に収納された信号の相関を演算する相関演算部と
   を有する仁と１−＊徴とする相関演算装置。 ２、特許請求の範囲第１項に記載の相関演算装置におい
   て、 咄紀相関演算部は、帥記複数の転送段のうち蛾後にデー
   タ転送を受ける転送段力・ら数えて（ｍ−ＬＥ番目の転
   送段と〔ｍ＋１÷１〕番目の転送段と（ただしｍは装置
   ごとに決まる定数、１≧０で整数）から出力な受け、両
   転送検に収納された信号の相関を演算することを特徴と
   する装置。