JPS58111184A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPS58111184A JPS58111184A JP56215657A JP21565781A JPS58111184A JP S58111184 A JPS58111184 A JP S58111184A JP 56215657 A JP56215657 A JP 56215657A JP 21565781 A JP21565781 A JP 21565781A JP S58111184 A JPS58111184 A JP S58111184A
- Authority
- JP
- Japan
- Prior art keywords
- information
- line
- write
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は記憶装置に関する。
近年、複雑なシステムにＩＣメモリが多用されて来てい
る。システムが鳥性能かつ小型化が要求される１１．集
積度の高いＩＣメモリが必要となＬ在では、１ビツトの
記憶媒体である基本単位（以後セルと言う）ｍ６の構成
素子数が少なく、集積度を大暑〈することが可能な、容
量蓄積型メモリ（以後ダイナミックメモリと言う）の使
用が多くなって来た。
る。システムが鳥性能かつ小型化が要求される１１．集
積度の高いＩＣメモリが必要となＬ在では、１ビツトの
記憶媒体である基本単位（以後セルと言う）ｍ６の構成
素子数が少なく、集積度を大暑〈することが可能な、容
量蓄積型メモリ（以後ダイナミックメモリと言う）の使
用が多くなって来た。
ここで第１図に一般的に使用されているダイナ−ミック
メモリ例として、ＭＯ８１１１電界効果トランジスタ（
以後ＭＯ８ＦＥＴと言う）３個で構成され。
メモリ例として、ＭＯ８１１１電界効果トランジスタ（
以後ＭＯ８ＦＥＴと言う）３個で構成され。
書込みライン、読出しライン、【備えたダイナミックＲ
ＡＭｔ−示す。
ＡＭｔ−示す。
以後の説明は回路がＮチャンネルＭＯ８ＦＥＴで構成さ
れ、論理は正論理とする。
れ、論理は正論理とする。
第１図の１． ２．３はダイナミックＲＡＭ′ｔ＠成す
る３個のＭＯ８ＦＥＴで、４紘書込ライン、５は続出ラ
イン、を示す。
る３個のＭＯ８ＦＥＴで、４紘書込ライン、５は続出ラ
イン、を示す。
続出しライン５上に書込むべき情報を与えると、インバ
ータ１ｏｔ−介して書込みライン４上には。
ータ１ｏｔ−介して書込みライン４上には。
続出しラインの反転情報が加えられる。書込みライン上
の情報は、ワード１ＩＩ７が高電位（以後ハイＭＯ８Ｆ
ＥＴｓのゲート・ソース間容量８に記憶される。 。
の情報は、ワード１ＩＩ７が高電位（以後ハイＭＯ８Ｆ
ＥＴｓのゲート・ソース間容量８に記憶される。 。
次に、情報の銃出しについて説明する。ワードｉ１６に
ハイレベルが加えられると、ＭＯＳＦＥＴ ２が導通し
％ ８の電位により続出しライン５上に８の情報が反転
式れた状態で貌出される。さらに書込みライン４上には
絖出しライン５上の情報が反転されて加えられるので、
７にハイレベルが貌わるとＭＯＳＦＥＴ １ ｔ−通し
て、８に再書込みがなされる。
ハイレベルが加えられると、ＭＯＳＦＥＴ ２が導通し
％ ８の電位により続出しライン５上に８の情報が反転
式れた状態で貌出される。さらに書込みライン４上には
絖出しライン５上の情報が反転されて加えられるので、
７にハイレベルが貌わるとＭＯＳＦＥＴ １ ｔ−通し
て、８に再書込みがなされる。
以上が一般的に使用されるダイナミックＲＡＭの動作の
説明である。をころで、従来のメモリでは、メモリセル
自体の動作試験が個々のメモリセルへのデータ書込みと
貌出しの繰返しにより行われていた為、メモリセル数が
多くなる１ｉ！１丁なわち配憶容量が大きくなる＠、デ
ータの書込みだけでも、か表９の時間を必要とし、結果
的に試験時間を長くしていた。又ＩＣメモリが高信頼性
ｔｌ！求される用途に使用される様になった現在、寿命
試験は増々重要になり、欠く事が出来ない、現在。
説明である。をころで、従来のメモリでは、メモリセル
自体の動作試験が個々のメモリセルへのデータ書込みと
貌出しの繰返しにより行われていた為、メモリセル数が
多くなる１ｉ！１丁なわち配憶容量が大きくなる＠、デ
ータの書込みだけでも、か表９の時間を必要とし、結果
的に試験時間を長くしていた。又ＩＣメモリが高信頼性
ｔｌ！求される用途に使用される様になった現在、寿命
試験は増々重要になり、欠く事が出来ない、現在。
有効な寿命試験としては、高温中で長時間実際に動作畜
せる試験方法が最良とされている。しかし前述し九メモ
リセルの動作試験と同様、メモリセルへの色々な情報書
込みだけでも試験装置を複雑にしていた。本発明は、従
来のダイナミックメモリに簡単な回路を付加することで
、これらの問題を解決すること【目的とする。
せる試験方法が最良とされている。しかし前述し九メモ
リセルの動作試験と同様、メモリセルへの色々な情報書
込みだけでも試験装置を複雑にしていた。本発明は、従
来のダイナミックメモリに簡単な回路を付加することで
、これらの問題を解決すること【目的とする。
第２図に本発明の一例としてダイナミックＨＡＭＱ示す
、この図によシ説明七行う、書込み情報選択信号１２が
低電位（以下ロウレベルと言う）であれば、ＭＯＳＦＥ
Ｔ １１が導通状態となり、書込みライン４と読出しラ
イン５はインバータ″１０を介して接続される。、これ
は先に示した一般的ダイナミックメモリ例と同一０Ｉ１
１成となり、同様のシーケンスで情報の記憶を行う事が
出来る。
、この図によシ説明七行う、書込み情報選択信号１２が
低電位（以下ロウレベルと言う）であれば、ＭＯＳＦＥ
Ｔ １１が導通状態となり、書込みライン４と読出しラ
イン５はインバータ″１０を介して接続される。、これ
は先に示した一般的ダイナミックメモリ例と同一０Ｉ１
１成となり、同様のシーケンスで情報の記憶を行う事が
出来る。
次に１３にハイレベルが加わった場合を説明する。この
時ＭＯ８ＦＥＴｌ ｌは非導通とな〕１代りＫＭＯ８１
ＦＥＴ １８が導通ずる。よって続出しフィン５．書込
みライン４は同様で接続される。
時ＭＯ８ＦＥＴｌ ｌは非導通とな〕１代りＫＭＯ８１
ＦＥＴ １８が導通ずる。よって続出しフィン５．書込
みライン４は同様で接続される。
ここで書込みについては、ワード１１７にハイレベルが
加わったとき、＊出しライン５上に、書込むべき情報を
与えると、ＭＯＳＦＥＴ１３ｔ−通して書込みライン゛
４上に、・続出しライン５と同一の情報が入力される。
加わったとき、＊出しライン５上に、書込むべき情報を
与えると、ＭＯＳＦＥＴ１３ｔ−通して書込みライン゛
４上に、・続出しライン５と同一の情報が入力される。
よってＭＯＳＦＥＴ １１通して。
続出しライン上に与えた情報と同一のものが８に記憶さ
れる。
れる。
次に情報の読出しに・ついて説明する。ワード−６に・
パイレベルが加えられると、ＭＯ８ＦＥＴ２が導通し、
８の電位によシ、読出しラインＳ上に８の情報が反転さ
れ良状態で読出される。さらに書込みライン４上にはＩ
ｌ！出しライン５上の情報が加えられるので、７にハイ
レベルが加わると、 ＭＯＳＦＥＴ Ｉｔ−通して８に
再書込みがなされる。この記憶情報は直１１ｒＫｌ！み
出された情報とは反対である。すなわち絖出し毎に、メ
モリセルの記憶情報を反転することが可能となる。
パイレベルが加えられると、ＭＯ８ＦＥＴ２が導通し、
８の電位によシ、読出しラインＳ上に８の情報が反転さ
れ良状態で読出される。さらに書込みライン４上にはＩ
ｌ！出しライン５上の情報が加えられるので、７にハイ
レベルが加わると、 ＭＯＳＦＥＴ Ｉｔ−通して８に
再書込みがなされる。この記憶情報は直１１ｒＫｌ！み
出された情報とは反対である。すなわち絖出し毎に、メ
モリセルの記憶情報を反転することが可能となる。
以上のことはＰチャンネルＭＯ８ＰＥＴの場合について
も同じである。 ・ 以上説明した橡に１本発明は簡単な１反転、非反転選択
回路を付加するだけで、記憶情報の反転が可能となり２
本発明のダイナミックメモリ装置ｔｇｌ用丁れば、動作
試験及び、寿命試験における情報書込み操作を簡単かつ
短時間に行う事が可能となる。
も同じである。 ・ 以上説明した橡に１本発明は簡単な１反転、非反転選択
回路を付加するだけで、記憶情報の反転が可能となり２
本発明のダイナミックメモリ装置ｔｇｌ用丁れば、動作
試験及び、寿命試験における情報書込み操作を簡単かつ
短時間に行う事が可能となる。
第１図は従来の記憶装置ｔ示す図、第２図は本発明によ
る記憶製置を示す図である。 ｌ、・２・・・・・・書込み、絖出し制御用ＭＯ８ＦＥ
Ｔ。 ３・・・・・・読…し用ＭＯ８ＦＥＴ 、４・・・・・
・書込５みライン、５・・・・・・読出しライン、６．
７・す・ワードｍｉ、ｓ・・・・・・ゲート・ソース間
容量、１０・・・・・・情報反転用インバータ、１１．
１３．１４・・・・・・反転、非反転選択用インバータ
及びＭＯＳＦＥＴ、１２・・・・・・書込み情報選択信
号線。
る記憶製置を示す図である。 ｌ、・２・・・・・・書込み、絖出し制御用ＭＯ８ＦＥ
Ｔ。 ３・・・・・・読…し用ＭＯ８ＦＥＴ 、４・・・・・
・書込５みライン、５・・・・・・読出しライン、６．
７・す・ワードｍｉ、ｓ・・・・・・ゲート・ソース間
容量、１０・・・・・・情報反転用インバータ、１１．
１３．１４・・・・・・反転、非反転選択用インバータ
及びＭＯＳＦＥＴ、１２・・・・・・書込み情報選択信
号線。
Claims (1)
- ３個のＭＯａ型電界効果トランジスタ及び読出ライン、
書込ラインによシ構成される容量蓄積型の記憶＠−にお
いて、銃゛出ライン上の情報を書込ラインに入力する回
路と続出ライン上の反転情報を書込ラインに入力する回
路を合せ持ち、前記２つのうち一方を選択できる選択回
路を備えたことｔｔｖｉ黴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215657A JPS58111184A (ja) | 1981-12-24 | 1981-12-24 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56215657A JPS58111184A (ja) | 1981-12-24 | 1981-12-24 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111184A true JPS58111184A (ja) | 1983-07-02 |
Family
ID=16676015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56215657A Pending JPS58111184A (ja) | 1981-12-24 | 1981-12-24 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111184A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2583203A1 (fr) * | 1985-06-11 | 1986-12-12 | Efcis | Memoire morte a capacite de ligne optimisee et procede d'encodage d'une telle memoire |
| JPS6330083U (ja) * | 1986-08-12 | 1988-02-27 |
-
1981
- 1981-12-24 JP JP56215657A patent/JPS58111184A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2583203A1 (fr) * | 1985-06-11 | 1986-12-12 | Efcis | Memoire morte a capacite de ligne optimisee et procede d'encodage d'une telle memoire |
| JPS6330083U (ja) * | 1986-08-12 | 1988-02-27 | ||
| JPH0411429Y2 (ja) * | 1986-08-12 | 1992-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667330A (en) | Semiconductor memory device | |
| US6381184B2 (en) | Method and apparatus for rapidly testing memory devices | |
| JPS6227477B2 (ja) | ||
| JPS633394B2 (ja) | ||
| JPS6128198B2 (ja) | ||
| KR880013070A (ko) | 디지탈 신호처리장치 | |
| JPS58111184A (ja) | 記憶装置 | |
| JPH0447920B2 (ja) | ||
| JPH0785693A (ja) | 半導体記憶装置 | |
| JPH0329180A (ja) | 半導体記憶装置 | |
| JPS62287498A (ja) | 半導体記憶装置 | |
| JPS59117776A (ja) | 半導体記憶装置 | |
| JPS6118832B2 (ja) | ||
| JPS62119789A (ja) | 半導体記憶装置 | |
| RU1791849C (ru) | Элемент пам ти | |
| JPS6379292A (ja) | スタテイツク型メモリ | |
| JPH06259997A (ja) | 半導体記憶装置 | |
| JPH0348597B2 (ja) | ||
| JPH02148497A (ja) | メモリー装置 | |
| JPH04172693A (ja) | 半導体メモリ | |
| JPS63255896A (ja) | 半導体記憶装置 | |
| JPS636952B2 (ja) | ||
| JP2002208284A (ja) | 半導体記憶装置 | |
| JPS60180400U (ja) | 不揮発性半導体メモリ | |
| JPH0227595A (ja) | 半導体メモリ |