JPS58107725A - 電流切換型論理回路 - Google Patents
電流切換型論理回路Info
- Publication number
- JPS58107725A JPS58107725A JP20740881A JP20740881A JPS58107725A JP S58107725 A JPS58107725 A JP S58107725A JP 20740881 A JP20740881 A JP 20740881A JP 20740881 A JP20740881 A JP 20740881A JP S58107725 A JPS58107725 A JP S58107725A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output voltage
- high level
- transistor
- switching type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電流切換型論理回路に関する。
第１図は、従来のエミッタ７オロア（以下Ｅ）゛と略）
を伴った電流切換型論理回路である。同図において、Ｅ
Ｆの電流ｌｉｔは、Ｅ Ｐ’の出力電圧Ｖ。
を伴った電流切換型論理回路である。同図において、Ｅ
Ｆの電流ｌｉｔは、Ｅ Ｐ’の出力電圧Ｖ。
に対し固定で、出力端子ＯＵ Ｔ ｔｉｃ接続される負
荷条件によって適当に決められていた。
荷条件によって適当に決められていた。
ここで、上記ＥＦの電流ＩＥＦの決定方法について考察
する。
する。
出力端子０υＴに、容量負荷ＣＬが接続されている場合
、Ｅ）゛の出力電圧■ｏが低レベルＶＯＲ，から、高レ
ベルＶＯＮに変化する時、負荷容量Ｃｔ、を充電するた
めの電流１ＯＮＧは、高電位側電源ＶＣＣから、Ｅ）゛
の低い出力抵抗を通して、速やかに負荷容量ＣＬに供給
される。
、Ｅ）゛の出力電圧■ｏが低レベルＶＯＲ，から、高レ
ベルＶＯＮに変化する時、負荷容量Ｃｔ、を充電するた
めの電流１ＯＮＧは、高電位側電源ＶＣＣから、Ｅ）゛
の低い出力抵抗を通して、速やかに負荷容量ＣＬに供給
される。
一方、出力電圧■ｏが、高レベルＶＯＮから、低レベル
ＶＯＬに変化する場合紘負荷容ｔｃｈに蓄積された過剰
な電荷を、Ｅ）゛の電流ＩＥＦによって放電させるが、
この時放電に必賛な時間τは、次式で与えられる０ Ｑ＝ｃｖよル、 ただしｌｎｃ ：放電電流 ｄＶ ＝ ＶＯＨ−Ｖｏｔ、 、 ｄＴ＝ｒ ｆｒ：
カラＶＯＮ −ＶＯＬ ｌｎｃ＝ｃｔ、□又、ｉＤＣ＝ ＩＥＦτ 上式で、ＶＯＮ −ＶＯＬ が一定とすれは、負荷容量
Ｃｔ。
ＶＯＬに変化する場合紘負荷容ｔｃｈに蓄積された過剰
な電荷を、Ｅ）゛の電流ＩＥＦによって放電させるが、
この時放電に必賛な時間τは、次式で与えられる０ Ｑ＝ｃｖよル、 ただしｌｎｃ ：放電電流 ｄＶ ＝ ＶＯＨ−Ｖｏｔ、 、 ｄＴ＝ｒ ｆｒ：
カラＶＯＮ −ＶＯＬ ｌｎｃ＝ｃｔ、□又、ｉＤＣ＝ ＩＥＦτ 上式で、ＶＯＮ −ＶＯＬ が一定とすれは、負荷容量
Ｃｔ。
が大きく、Ｅ Ｆの電流ＩＥＦが小さい程、放電に要す
る時間τが長くなる。このため、必要なτを得るには、
負荷容１ｔＣＬの大小に合わせてＥｌＩ’の電流ＩＥＦ
を決定する。従って、負荷容ｆｃＬが大きい場合、必要
なτを得るためには、Ｅ）゛の電流ＩＥＦを大きくする
必要がある。
る時間τが長くなる。このため、必要なτを得るには、
負荷容１ｔＣＬの大小に合わせてＥｌＩ’の電流ＩＥＦ
を決定する。従って、負荷容ｆｃＬが大きい場合、必要
なτを得るためには、Ｅ）゛の電流ＩＥＦを大きくする
必要がある。
一方前述の様に、出力電圧がが「低レベル→高レベル」
の遷移では、ＥｌＩ’の電流ｌａｙの大小は動作速度等
に影ｗを与えないから、消費電流の点からＥ）゛の電ｖ
ｒｔｌＥＦは小さい方が良い。
の遷移では、ＥｌＩ’の電流ｌａｙの大小は動作速度等
に影ｗを与えないから、消費電流の点からＥ）゛の電ｖ
ｒｔｌＥＦは小さい方が良い。
以上の様に、Ｅ Ｆの電流ＩＥＦに対する費艙は、出力
電圧鳩のレベルによシ、正反対のものがあるが、「低レ
ベル→高レベル」の出力遷移の時に、必要なτを得るた
め、通常の設計では、Ｅ）゛の電流ＩＥＦを大きくとる
事になる。しかし、この時、出力電圧がか高レベルＶＯ
Ｒになっている時間では、Ｅ Ｆの電流ＩＢが必要以上
に大きくなる事は避けられない。
電圧鳩のレベルによシ、正反対のものがあるが、「低レ
ベル→高レベル」の出力遷移の時に、必要なτを得るた
め、通常の設計では、Ｅ）゛の電流ＩＥＦを大きくとる
事になる。しかし、この時、出力電圧がか高レベルＶＯ
Ｒになっている時間では、Ｅ Ｆの電流ＩＢが必要以上
に大きくなる事は避けられない。
本発明の目的は上記の様な過剰なＥ Ｆの電流ＩＥＦを
取）除き、電流消費を必＊最小限に最適化設計できる様
にする事である。
取）除き、電流消費を必＊最小限に最適化設計できる様
にする事である。
このため本発明では、エミッタを相互に快統した一組の
トランジスタ対による電流スイッチと、該電流スイッチ
に続くエミッタフォロア回路とによって構成される電流
切換型論理（ロ）路において、該工電ツタフオ四アを流
れる電流を、該エミッタフォロアの出力電圧が高レベル
の時減少させ、又、該出力電圧が低レベルの時増加させ
る様に制御する事を特徴とする０さらには該エミッタ７
オロアに流れる電流を、前記トランジスタ対の内、一方
のトランジスタを流れる電流によって制御する事を特徴
とする。
トランジスタ対による電流スイッチと、該電流スイッチ
に続くエミッタフォロア回路とによって構成される電流
切換型論理（ロ）路において、該工電ツタフオ四アを流
れる電流を、該エミッタフォロアの出力電圧が高レベル
の時減少させ、又、該出力電圧が低レベルの時増加させ
る様に制御する事を特徴とする０さらには該エミッタ７
オロアに流れる電流を、前記トランジスタ対の内、一方
のトランジスタを流れる電流によって制御する事を特徴
とする。
第２図は、本発明の１実施例で、電流スイッチのトラン
ジスタｑのコレクタ電流によって、ＥＩｌｌのトランジ
スタＱ、ｓを流れる電流ＩＥＦを制御している。
ジスタｑのコレクタ電流によって、ＥＩｌｌのトランジ
スタＱ、ｓを流れる電流ＩＥＦを制御している。
第２図の実施例の動作を詳細に述べると、まずトランジ
スタｑが０ＦＩＩ′シている時、コレクタ負荷抵抗Ｒｔ
、及びトランジスタ蟻には、／１１とんど電流が流れず
トランジスタＱ１３のベース電位は高レベルとなる。従
って出力電圧■も高レベルとなる。
スタｑが０ＦＩＩ′シている時、コレクタ負荷抵抗Ｒｔ
、及びトランジスタ蟻には、／１１とんど電流が流れず
トランジスタＱ１３のベース電位は高レベルとなる。従
って出力電圧■も高レベルとなる。
この時、トランジスタＱ９とＱｌ。、又、トランジスタ
（Ｊ＋＋とＱｌｌ は、各々カレントミラーを構成して
いるから、結局トランジスタＱｘｔにも、はとんど′１
１Ｌ流が流れない。このため、出力電圧がか高レベルの
時、ＢＰはほとんど電流消費がない〇一方、トランジス
タｑがＯＮｌ、、ている時、コレクタ負荷抵抗ＲＬ及び
トランジスタＱ９には、トランジスタ犠と、抵抗１（、
ｉｓ によって構成されるカレントソースからの電流
が流れ、従って、トランジスタＱｓｓのベース電位及び
出力電圧Ｖ。Ｉ′ｔ、、共に低レベルとなる。この時、
トランジスタＱ、。と、Ｑｌｌには、トランジスタもの
電流とほぼ同じ値の電流が流れる。又、トランジスタＱ
１１とＱｔｔのエミツタ面積比を１：ｎとすれば、トラ
ンジスタＱｕには結局トランジスタｑの電流のｔｔは１
倍の電流が流れる。即ち、トランジスタ蟻に流れる電流
をちとすると、トランジスタＱｔｓ及びＱ＋ｔには、Ｖ
ＯＮ−ＶＯＬ ： ｎ １６が流れる。従って、前出のτ＝
・τＥＦ ＣＬなる式で、ＩＥｙｒｚ ｎ １６ となシ、ｎ又
はムを適当に選択して、必要外τが得られる様にすれは
、ＥＦの負荷駆動能力は、第１図に示した従来回路と全
く同一となる０ 以上の様に、本発明によれは、Ｅ）゛の出力電圧へか高
レベルＶＯＮの時には、ＥＰの電流消費ヲ＃ミは０に近
くまで減少させ、一方低レベルＶＯＬの時には、通常の
回路と同一の電流に増加させて、充分な負荷駆動能力を
持たせる事ができ、これによシ、出力の高レベルと低レ
ベルが時間的に５０％の割合で生じる通常の用途におい
ては、Ｅｋ’の平均消費電流を約％にまで減少させる事
ができる。
（Ｊ＋＋とＱｌｌ は、各々カレントミラーを構成して
いるから、結局トランジスタＱｘｔにも、はとんど′１
１Ｌ流が流れない。このため、出力電圧がか高レベルの
時、ＢＰはほとんど電流消費がない〇一方、トランジス
タｑがＯＮｌ、、ている時、コレクタ負荷抵抗ＲＬ及び
トランジスタＱ９には、トランジスタ犠と、抵抗１（、
ｉｓ によって構成されるカレントソースからの電流
が流れ、従って、トランジスタＱｓｓのベース電位及び
出力電圧Ｖ。Ｉ′ｔ、、共に低レベルとなる。この時、
トランジスタＱ、。と、Ｑｌｌには、トランジスタもの
電流とほぼ同じ値の電流が流れる。又、トランジスタＱ
１１とＱｔｔのエミツタ面積比を１：ｎとすれば、トラ
ンジスタＱｕには結局トランジスタｑの電流のｔｔは１
倍の電流が流れる。即ち、トランジスタ蟻に流れる電流
をちとすると、トランジスタＱｔｓ及びＱ＋ｔには、Ｖ
ＯＮ−ＶＯＬ ： ｎ １６が流れる。従って、前出のτ＝
・τＥＦ ＣＬなる式で、ＩＥｙｒｚ ｎ １６ となシ、ｎ又
はムを適当に選択して、必要外τが得られる様にすれは
、ＥＦの負荷駆動能力は、第１図に示した従来回路と全
く同一となる０ 以上の様に、本発明によれは、Ｅ）゛の出力電圧へか高
レベルＶＯＮの時には、ＥＰの電流消費ヲ＃ミは０に近
くまで減少させ、一方低レベルＶＯＬの時には、通常の
回路と同一の電流に増加させて、充分な負荷駆動能力を
持たせる事ができ、これによシ、出力の高レベルと低レ
ベルが時間的に５０％の割合で生じる通常の用途におい
ては、Ｅｋ’の平均消費電流を約％にまで減少させる事
ができる。
特に集積回路の出力段などでは、回路内部の低電力化を
計っても、必要な負荷駆動能力を得るため、Ｅ Ｆだけ
大電流を流す必要があったが、本発明によって平均消費
電流を約Ｈにする事が出来ると、（ロ）路全体の低電力
化に大きな効果がある。
計っても、必要な負荷駆動能力を得るため、Ｅ Ｆだけ
大電流を流す必要があったが、本発明によって平均消費
電流を約Ｈにする事が出来ると、（ロ）路全体の低電力
化に大きな効果がある。
第１図は従来の固定Ｅ Ｐ電流型の電流切換型回路の例
を示す図、第２図は本発明によるＥ Ｂ”電流制御の一
実施例を示す図である。 Ｑ、〜Ｑ１．・・・・・・トランジスタ、ＶＣＣ・・・
・・・筒電位側篭源、ｌＮ・・・・・・入力端子、１へ
・・・・・・相補入力端子、（ＪＵＴ・・・・・・出力
堝子、ＣＬ・・・・・・負荷各賞、′ｋＬＬ・・・・・
・負荷抵抗、）ＬＥＩＪｔＥ２・・・・・・エミッタ抵
抗。
を示す図、第２図は本発明によるＥ Ｂ”電流制御の一
実施例を示す図である。 Ｑ、〜Ｑ１．・・・・・・トランジスタ、ＶＣＣ・・・
・・・筒電位側篭源、ｌＮ・・・・・・入力端子、１へ
・・・・・・相補入力端子、（ＪＵＴ・・・・・・出力
堝子、ＣＬ・・・・・・負荷各賞、′ｋＬＬ・・・・・
・負荷抵抗、）ＬＥＩＪｔＥ２・・・・・・エミッタ抵
抗。
Claims (2)
- （１） エミッタを相互に接続したトランジスタ対に
よる電流スイッチと、該電流スイッチに接続したエミッ
タフォロア回路とによって構成された電流切換型論理回
路において、咳エミッタフォロアを流れる電波を、鉄工
きツタ７オロアの出力電゛庄が高レベルの時減少させ、
又、該出力電圧が低レベルの時数電流を増加させる制御
手段を設けたことを特徴とする電流切換型論理回路〇 - （２）該エミッタ７オロアに流れる電流を、前記トラン
ジス、り対の内一方のトランジスタを流る電流によって
制御することを特徴とする特許請求の範囲第（１）項記
載の電流切換型論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20740881A JPS58107725A (ja) | 1981-12-22 | 1981-12-22 | 電流切換型論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20740881A JPS58107725A (ja) | 1981-12-22 | 1981-12-22 | 電流切換型論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107725A true JPS58107725A (ja) | 1983-06-27 |
Family
ID=16539238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20740881A Pending JPS58107725A (ja) | 1981-12-22 | 1981-12-22 | 電流切換型論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107725A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124122A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | 論理ゲ−ト回路 |
| JPS6177424A (ja) * | 1984-09-25 | 1986-04-21 | Fujitsu Ltd | Ｅｃｌ回路 |
-
1981
- 1981-12-22 JP JP20740881A patent/JPS58107725A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124122A (ja) * | 1983-12-09 | 1985-07-03 | Fujitsu Ltd | 論理ゲ−ト回路 |
| JPH0464032B2 (ja) * | 1983-12-09 | 1992-10-13 | Fujitsu Ltd | |
| JPS6177424A (ja) * | 1984-09-25 | 1986-04-21 | Fujitsu Ltd | Ｅｃｌ回路 |
| JPH0532928B2 (ja) * | 1984-09-25 | 1993-05-18 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5633600A (en) | Output buffer circuit having a minimized output voltage propagation | |
| US5371415A (en) | Two stage gate drive circuit for a FET | |
| JPS6451822A (en) | Buffer circuit and integrated circuit using the same | |
| JPH0154890B2 (ja) | ||
| US5204558A (en) | Output buffer circuit and method of operation thereof with reduced power consumption | |
| US6121796A (en) | Power-saving dynamic circuit | |
| JPS58107725A (ja) | 電流切換型論理回路 | |
| JPH01502468A (ja) | Ｔｔｌコンパチブルｃｍｏｓ入力回路 | |
| US5604448A (en) | Output buffer circuit having low noise characteristics | |
| JP3426337B2 (ja) | 零バイアス電流ローサイドドライバーコントロール回路 | |
| JPH10285011A (ja) | 出力ドライバ回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPH07193484A (ja) | ソース終了送信線ドライバ | |
| JPS5842558B2 (ja) | アドレス バッファ回路 | |
| JPS59165522A (ja) | 出力バツフア回路 | |
| JPS62151022A (ja) | 論理回路 | |
| JPH06125252A (ja) | 遅延回路装置 | |
| JP3485314B2 (ja) | 放電制御回路 | |
| KR100213391B1 (ko) | 고속 구동정지기능을 갖춘 푸쉬-풀 구동회로 | |
| JPH0353712A (ja) | 入力バッファ回路 | |
| JPH03289818A (ja) | エミッタ結合論理回路 | |
| JPH05243966A (ja) | 論理回路 | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPH0669784A (ja) | 論理回路 | |
| JPH04159815A (ja) | 半導体集積回路 |