JPS58106906A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS58106906A JPS58106906A JP56205759A JP20575981A JPS58106906A JP S58106906 A JPS58106906 A JP S58106906A JP 56205759 A JP56205759 A JP 56205759A JP 20575981 A JP20575981 A JP 20575981A JP S58106906 A JPS58106906 A JP S58106906A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- voltage
- transistor
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は音声増幅器とその増＠器の電源投入時または
例えば録音／再生などのモード切換え時に発生する過渡
前を軽減するための制御信号を発生する回路とを一体に
構成した半導体集積回路に関するものである。
例えば録音／再生などのモード切換え時に発生する過渡
前を軽減するための制御信号を発生する回路とを一体に
構成した半導体集積回路に関するものである。
テープレコーダなどに用いられる音声増幅器では、上述
のようなモード切換えは機械的スイッチで行なわれ、各
モードに必要な電気的特性を得ている。ところが、この
モードの切換え時や電源の投入時に不快な過渡前を発生
する。従来は、この過渡前を軽減するため、当該増幅器
の立上り特性を変えたシ、ミューティング用トランジス
タを接続したりして対策しなければならず、そのだめの
制御回路を作るのに非常に苦労するなど種々問題があっ
た。
のようなモード切換えは機械的スイッチで行なわれ、各
モードに必要な電気的特性を得ている。ところが、この
モードの切換え時や電源の投入時に不快な過渡前を発生
する。従来は、この過渡前を軽減するため、当該増幅器
の立上り特性を変えたシ、ミューティング用トランジス
タを接続したりして対策しなければならず、そのだめの
制御回路を作るのに非常に苦労するなど種々問題があっ
た。
この発明は以上のような点に鑑みてなさ汁たもので、電
源投入時やモード切換え時に増幅器から発生する過渡前
を簡単に抑制できる制御信号を供給できる制御信号発生
回路とその増幅器とを一体に構成した半導体集積回路を
提供することを目的としている。
源投入時やモード切換え時に増幅器から発生する過渡前
を簡単に抑制できる制御信号を供給できる制御信号発生
回路とその増幅器とを一体に構成した半導体集積回路を
提供することを目的としている。
第１図はこの発明の一実施例に用いる過渡音制御信号発
生回路を示す回路図で、■ＣＣは直流電源、■８はこの
電源Ｖ。Ｃから作られた安定化電源である。Ｓｌは制御
対象の増幅器（図示せず）のモード切換えスイッチと連
動する切換えスイッチで、切換え接点は抵抗Ｒ１および
コンデンサＣ１を介して接地され、録音時には接点（イ
）に切換えて電源Ｖ。０に、再生時には彎点（ロ）に切
換えて接地点に接続される。Ａは抵抗Ｒ１とコンデンサ
Ｃ１との接続点でるる。一方、電源Ｖ。Ｃと接地点との
間には電源投入時の時定数信号を得るための抵抗Ｒ２と
コンデンサＣ２とが直列に接続され、Ｂはこの抵抗Ｒ２
とコンデンサＣ２との接続点である。接続点Ａと接地点
との間にはダイオードＤ１．Ｄ２．Ｄ３．Ｄ４およびＤ
５が順方向に直列に接続されている。安定化電源ｖ８か
らは抵抗Ｒ３を介してダイオードＤ６．Ｄ７およびＤ８
が順方向に直列に接続され、ダイオードＤ３のカソード
はトランジスタＱ１のコレクタ・ペースおよび共通接続
されたトランジスタＱ２＋Ｑ３ベースに接続され、トラ
ンジスタＱｌ ＋Ｑ２のエミッタは接地されている。ト
ランジスタＱ３．Ｑ４のエミッタは共通にトランジスタ
Ｑ２のコレクタに接続され、トランジスタＱ３のコレク
タは安定化電源ｖ８に、トランジスタＱ４のコレクタは
トランジスタＱ５のペース・コレクタおよびトランジス
タＱ６のペースに接続され、トランジスタＱ４のペース
は接続点Ａに接続されている０また、トランジスタＱ５
ｙＱ６のエミッタはともに安定化電源ｖ８に接続されて
いる０ トランジスタＱ６のコレクタはトランジスタＱ
７のコレクタ・ペースおよびトランジスタＱ８のペース
に接続され、トランジスタＱ７＋ＱＢのエミッタはとも
に接地されているｏトランジスタＱｇ＋ＱＩＯのエミッ
タは共通にトランジスタＱ８のコレクタに接続され、ト
ランジスタＱ９のペースは接続点Ａに、コレクタは安定
化電源ｖｓに接続されている０トランジスタＱＩＯのペ
ースは抵抗Ｒ３とダイオードＤ６との接続点に、コレク
タはトランジスタＱｌｌのコレクタｅベースおよびトラ
ンジスタｑ１□のペースに接続されている。トランジス
タＱ１１＋Ｑ１□のエミッタはともに安定化電源ｖ８に
接続され、トランジスタＱ１２のコレクタはトランジス
タＱ１３のペースに接続され、さらにトランジスタＱ１
１ ＋Ｑ１□のペースはトランジスタＱ１４のコレクタ
に接続されている０トランジスタＱ１３のコレクタは安
定化電源ｖ８に接続され、エミッタからは制御信号出力
端子Ｃ０ＮＴが引出されている０トランジスタＱ１４の
ペースはトランジスタＱ１゜のペースに接続され、エミ
ッタはトランジスタＱ１５のエミッタとともにトランジ
スタＱ１６のコレクタに接続されている。トランジスタ
Ｑ１５のコレクタは電源■。Ｃに、ペースは接続点Ｂに
接続されている。
生回路を示す回路図で、■ＣＣは直流電源、■８はこの
電源Ｖ。Ｃから作られた安定化電源である。Ｓｌは制御
対象の増幅器（図示せず）のモード切換えスイッチと連
動する切換えスイッチで、切換え接点は抵抗Ｒ１および
コンデンサＣ１を介して接地され、録音時には接点（イ
）に切換えて電源Ｖ。０に、再生時には彎点（ロ）に切
換えて接地点に接続される。Ａは抵抗Ｒ１とコンデンサ
Ｃ１との接続点でるる。一方、電源Ｖ。Ｃと接地点との
間には電源投入時の時定数信号を得るための抵抗Ｒ２と
コンデンサＣ２とが直列に接続され、Ｂはこの抵抗Ｒ２
とコンデンサＣ２との接続点である。接続点Ａと接地点
との間にはダイオードＤ１．Ｄ２．Ｄ３．Ｄ４およびＤ
５が順方向に直列に接続されている。安定化電源ｖ８か
らは抵抗Ｒ３を介してダイオードＤ６．Ｄ７およびＤ８
が順方向に直列に接続され、ダイオードＤ３のカソード
はトランジスタＱ１のコレクタ・ペースおよび共通接続
されたトランジスタＱ２＋Ｑ３ベースに接続され、トラ
ンジスタＱｌ ＋Ｑ２のエミッタは接地されている。ト
ランジスタＱ３．Ｑ４のエミッタは共通にトランジスタ
Ｑ２のコレクタに接続され、トランジスタＱ３のコレク
タは安定化電源ｖ８に、トランジスタＱ４のコレクタは
トランジスタＱ５のペース・コレクタおよびトランジス
タＱ６のペースに接続され、トランジスタＱ４のペース
は接続点Ａに接続されている０また、トランジスタＱ５
ｙＱ６のエミッタはともに安定化電源ｖ８に接続されて
いる０ トランジスタＱ６のコレクタはトランジスタＱ
７のコレクタ・ペースおよびトランジスタＱ８のペース
に接続され、トランジスタＱ７＋ＱＢのエミッタはとも
に接地されているｏトランジスタＱｇ＋ＱＩＯのエミッ
タは共通にトランジスタＱ８のコレクタに接続され、ト
ランジスタＱ９のペースは接続点Ａに、コレクタは安定
化電源ｖｓに接続されている０トランジスタＱＩＯのペ
ースは抵抗Ｒ３とダイオードＤ６との接続点に、コレク
タはトランジスタＱｌｌのコレクタｅベースおよびトラ
ンジスタｑ１□のペースに接続されている。トランジス
タＱ１１＋Ｑ１□のエミッタはともに安定化電源ｖ８に
接続され、トランジスタＱ１２のコレクタはトランジス
タＱ１３のペースに接続され、さらにトランジスタＱ１
１ ＋Ｑ１□のペースはトランジスタＱ１４のコレクタ
に接続されている０トランジスタＱ１３のコレクタは安
定化電源ｖ８に接続され、エミッタからは制御信号出力
端子Ｃ０ＮＴが引出されている０トランジスタＱ１４の
ペースはトランジスタＱ１゜のペースに接続され、エミ
ッタはトランジスタＱ１５のエミッタとともにトランジ
スタＱ１６のコレクタに接続されている。トランジスタ
Ｑ１５のコレクタは電源■。Ｃに、ペースは接続点Ｂに
接続されている。
トランジスタＱ１６のエミッタは接地され、ペースは共
通に接続されたトランジスタＱ１． ＋Ｑ２ ＋ Ｑ３
のペースに接続されている。トランジスタＱ３＋Ｑ４は
第１の比較器（１）を、トランジスタＱｇ ｔ ＱＩＯ
は第２の比較器（２）を、トランジスタＱ１４１Ｑ１５
は第３の比較器（３）を構成する。
通に接続されたトランジスタＱ１． ＋Ｑ２ ＋ Ｑ３
のペースに接続されている。トランジスタＱ３＋Ｑ４は
第１の比較器（１）を、トランジスタＱｇ ｔ ＱＩＯ
は第２の比較器（２）を、トランジスタＱ１４１Ｑ１５
は第３の比較器（３）を構成する。
以下、この実施例回路の動作について説明する。
接続点Ａと制御信号出力端子Ｃ０ＮＴとの間には２つの
比較器（１） 、 （２）が接続されておシ、接続点Ａ
に生じる電圧によってウィンドコンパレータ動作を行々
つで、制御信号出力のオン・オフが行なわれる０ いま、切換えスイッチＳ１が接点（ロ）から接点（イ）
へ、すなわち、再生モードから録音モードへ切換わると
きを考えると、接続点Ａの電位は接地電位から抵抗Ｒ１
とコンデンサＣ１との時定数で電源電圧ｖｃｃに向って
上昇する。第１の比較器（１）のトランジスタＱ３のペ
ース電位は常時、ダイオード接続のトランジスタＱ１の
順方向電圧Ｖ□６−１０．７Ｖに保たれておシ、トラン
ジスタＱ４のペース電位がこれよシ高くなるとトランジ
スタＱ４が導通し、トランジスタＱ５ ＋ Ｑ６ ＋
Ｑ７ ｔ Ｑ６からなるミラー回路に電流が流れる。同
時に、第２の比較器（２）のトランジスタＱＩＯのペー
ス電位は常時、ダイオードＤ６．Ｄ７゜Ｄ８オよびトラ
ンジスタＱ１の順方向電圧＊ｖＢ、に設定されており、
トランジスタＱ、のベース電位が４ＶＢ、を越えるまで
はトランジスタＱＩＯに電流が流れ、トランジスタＱ１
□ｔＱ１゜からなるミラー回路に電流が流れ、これがト
ランジスタＱ１３を駆動して、この期間制御信号出力端
子Ｃ０１ｉＴから制御信号が出る。この状態から接続点
の電位が４ｖ〜よシ高くなると、第２の比較器（２）の
トランジスタＱ、が導通し、トランジスタＱＩＯはしゃ
断し、トランジスタＱＨ＋４１□からなるミラー回路に
電流が流れなくなり、トランジスタＱ１３のペースは駆
動されず、制御信号出力端子Ｃ０ＮＴからの制御信号は
消失し、再生モードから録音モードへの切換え時の制御
信号発生動作は完了する。
比較器（１） 、 （２）が接続されておシ、接続点Ａ
に生じる電圧によってウィンドコンパレータ動作を行々
つで、制御信号出力のオン・オフが行なわれる０ いま、切換えスイッチＳ１が接点（ロ）から接点（イ）
へ、すなわち、再生モードから録音モードへ切換わると
きを考えると、接続点Ａの電位は接地電位から抵抗Ｒ１
とコンデンサＣ１との時定数で電源電圧ｖｃｃに向って
上昇する。第１の比較器（１）のトランジスタＱ３のペ
ース電位は常時、ダイオード接続のトランジスタＱ１の
順方向電圧Ｖ□６−１０．７Ｖに保たれておシ、トラン
ジスタＱ４のペース電位がこれよシ高くなるとトランジ
スタＱ４が導通し、トランジスタＱ５ ＋ Ｑ６ ＋
Ｑ７ ｔ Ｑ６からなるミラー回路に電流が流れる。同
時に、第２の比較器（２）のトランジスタＱＩＯのペー
ス電位は常時、ダイオードＤ６．Ｄ７゜Ｄ８オよびトラ
ンジスタＱ１の順方向電圧＊ｖＢ、に設定されており、
トランジスタＱ、のベース電位が４ＶＢ、を越えるまで
はトランジスタＱＩＯに電流が流れ、トランジスタＱ１
□ｔＱ１゜からなるミラー回路に電流が流れ、これがト
ランジスタＱ１３を駆動して、この期間制御信号出力端
子Ｃ０１ｉＴから制御信号が出る。この状態から接続点
の電位が４ｖ〜よシ高くなると、第２の比較器（２）の
トランジスタＱ、が導通し、トランジスタＱＩＯはしゃ
断し、トランジスタＱＨ＋４１□からなるミラー回路に
電流が流れなくなり、トランジスタＱ１３のペースは駆
動されず、制御信号出力端子Ｃ０ＮＴからの制御信号は
消失し、再生モードから録音モードへの切換え時の制御
信号発生動作は完了する。
逆に、切換えスイッチＳ１が接点（イ）から接点（ロ）
へ、すなわち、録音モードから再生そ−ドヘ切換わると
きには、ダイオードＤ、〜Ｄ５のために５ｖ□に保たれ
ていた接続点Ａの電位は、切換えスイッチＳ１の切換え
によってコンデンサＣ１と抵抗Ｒ１との時定数で低下す
る０そして、この電位が４ＶＢ、以下になると、第２の
比較器（２）のトランジスタＱＩＯが導通するようにな
シ、トランジスタＱ１□＋ Ｑ １゜からなるミラー回
路に電流が流れ、これがトランジスタＱ１３を駆動して
制御信号出力端子Ｃ０ＮＴに制御信号が出る。接続点Ａ
の電位が更に低下し、Ｖ〜以下になると第１の比較器（
１）のトランジスタＱ３が導通しトランジスタＱ４がし
ゃ断すると、トランジスタＱ５＋Ｑ６およ−びＱ７ｔＱ
Ｂからなるミラー回路の電流もしゃ断され、第２の比較
器（２）に電流は流れなくなり、トランジスタＱ１３は
駆動されず、制御信号出力端子Ｃ０ＮＴからの制御信号
は消失し、録音モードから再５生モードへの切換え時の
制御信号発生動作は完了する。
へ、すなわち、録音モードから再生そ−ドヘ切換わると
きには、ダイオードＤ、〜Ｄ５のために５ｖ□に保たれ
ていた接続点Ａの電位は、切換えスイッチＳ１の切換え
によってコンデンサＣ１と抵抗Ｒ１との時定数で低下す
る０そして、この電位が４ＶＢ、以下になると、第２の
比較器（２）のトランジスタＱＩＯが導通するようにな
シ、トランジスタＱ１□＋ Ｑ １゜からなるミラー回
路に電流が流れ、これがトランジスタＱ１３を駆動して
制御信号出力端子Ｃ０ＮＴに制御信号が出る。接続点Ａ
の電位が更に低下し、Ｖ〜以下になると第１の比較器（
１）のトランジスタＱ３が導通しトランジスタＱ４がし
ゃ断すると、トランジスタＱ５＋Ｑ６およ−びＱ７ｔＱ
Ｂからなるミラー回路の電流もしゃ断され、第２の比較
器（２）に電流は流れなくなり、トランジスタＱ１３は
駆動されず、制御信号出力端子Ｃ０ＮＴからの制御信号
は消失し、録音モードから再５生モードへの切換え時の
制御信号発生動作は完了する。
次に、電源投入時の制御信号発生動作を説明する。電源
投入と同時に第３の比較器（３）を構成する一万のトラ
ンジスタＱ１４のベースには４ ＶＢ、の電位が供給さ
れるが、他方のトランジスタＱ＋５のペースに接続され
ている接続点Ｂの電位は抵抗Ｒ２とコンデンサＣ２との
時定数で上昇するので時間遅れがあり、トランジスタＱ
１４が導通して、トランジスタＱ１□、Ｑ１□からなる
ミラー回路に電流が流れトランジスタＱ１３を駆動して
制御信号出力端子Ｃ０ＮＴに制御信号が出る。接続点Ｂ
の電位が上昇して４ｖ□を越えると、トランジスタＱ１
５””導通し、トランジスタＱ１４はしゃ断してトラン
ジスタＱＩ３は駆動されなくなり、制御信号出力端子Ｃ
０ＮＴからの制御信号は消失し、電源投入時の制御信号
発生動作は完了する。
投入と同時に第３の比較器（３）を構成する一万のトラ
ンジスタＱ１４のベースには４ ＶＢ、の電位が供給さ
れるが、他方のトランジスタＱ＋５のペースに接続され
ている接続点Ｂの電位は抵抗Ｒ２とコンデンサＣ２との
時定数で上昇するので時間遅れがあり、トランジスタＱ
１４が導通して、トランジスタＱ１□、Ｑ１□からなる
ミラー回路に電流が流れトランジスタＱ１３を駆動して
制御信号出力端子Ｃ０ＮＴに制御信号が出る。接続点Ｂ
の電位が上昇して４ｖ□を越えると、トランジスタＱ１
５””導通し、トランジスタＱ１４はしゃ断してトラン
ジスタＱＩ３は駆動されなくなり、制御信号出力端子Ｃ
０ＮＴからの制御信号は消失し、電源投入時の制御信号
発生動作は完了する。
以上のように、モード切換え時には接続点Ａの電位がＶ
Ｂ、から４ｖＢ１に達する間、または４楡からＶ□に達
する量制御信号を出し、電源投入時には接続点Ｂの電位
が４ｖ、に達するまで制御信号を出すもので、その制御
信号の発生期間はそれぞれＲ，Ｃ１およびＲ２Ｃ２の時
定数を制御することによって、調整することができる。
Ｂ、から４ｖＢ１に達する間、または４楡からＶ□に達
する量制御信号を出し、電源投入時には接続点Ｂの電位
が４ｖ、に達するまで制御信号を出すもので、その制御
信号の発生期間はそれぞれＲ，Ｃ１およびＲ２Ｃ２の時
定数を制御することによって、調整することができる。
第２図は録音／再生切換え時に音声増幅器から発生する
過渡音と、この実施例回路から出力されるｔ； ｍ信号
との波形をそれぞれ（ａ）および（ｂ）に示す。
過渡音と、この実施例回路から出力されるｔ； ｍ信号
との波形をそれぞれ（ａ）および（ｂ）に示す。
図示のように過渡音発生時には制御信号がでており、こ
の制御信号を利用して過渡音を軽減できる。
の制御信号を利用して過渡音を軽減できる。
第３図は電源投入時の音声増幅器の立上り特性と、この
実施例回路から出力される制御信号との波形をそれぞれ
破線（Ｉ）および実線（Ｗに示す。これも過渡音の発生
時には制御信号がでておシ、この制御信号を用いて不快
出力音を抑制できる。
実施例回路から出力される制御信号との波形をそれぞれ
破線（Ｉ）および実線（Ｗに示す。これも過渡音の発生
時には制御信号がでておシ、この制御信号を用いて不快
出力音を抑制できる。
第４図はこの発明の一実施例の構成を示すブロック回路
図で、（１りは録音入力端子、（＋２）は外生入力端子
、ａ樽は録音用増幅器、−は再生用増幅器、α荀は録音
／再生切換えスイッチ、Ｈは出力用コンデンサ、（１７
）は出力端子、賭は第１図で示した制御信号発生回路、
四はその制御信号出力端子Ｃ０ＮＴからの制御信号で開
閉動作をするトランジスタでろって、制御信号発生回路
端は画壇幅器ｕ３１． ａ＜の電源Ｖ。０と同一電源で
動作するように構成されるとともに、その内部の切換え
スイッチＳ１は録音／再生切換えスイッチ霞と連動させ
るようにしているので、この回路端から得られる制御信
号はトランジスタα鴫を導通させ、電源投入時およびモ
ード切換え時の過渡音出力を抑制できることは前述の説
明から明らかである。そして、この発明では制御信号発
生回路を増幅器と一体に一つの半導体基体内に構成した
ので、装置の小形化が可能である０第５図はこの発明の
他の実施例を示すブロック構成図で、（２０−１） 、
・−−−、（２０−ｎ、）は信号入力端子、（２１−
１）、・・・・、 （２ｌ−ｎ）は増幅器、（２２−１
） ＋・・・・（２２−ｎ）は出力用コンデンサ、（２
３−１）、・・・・、（２３−ｎ）は出力端子、（１９
−１） ｌ・・・・、 （１９−ｎ）は制御信号発生回
路端から端子Ｃ０ＮＴを通して供給される制御信号の期
間だけ導通してそれぞれ増幅器出力端子（２３−１）、
・・・・、（２３−ｎ）を接地するトランジスタでろる
っこの実施例では各増幅器（２ニー１）、・・・・、
（２ｌ−ｎ）と制御信号発生回路−とは同一半導体チッ
プ内に形成されている。すなわち、電源が制御信号発生
回路−と共通であり、モード切換えがすべて共通に行な
われる増幅器であれば、複数の増幅器（２ｌ−１） 。
図で、（１りは録音入力端子、（＋２）は外生入力端子
、ａ樽は録音用増幅器、−は再生用増幅器、α荀は録音
／再生切換えスイッチ、Ｈは出力用コンデンサ、（１７
）は出力端子、賭は第１図で示した制御信号発生回路、
四はその制御信号出力端子Ｃ０ＮＴからの制御信号で開
閉動作をするトランジスタでろって、制御信号発生回路
端は画壇幅器ｕ３１． ａ＜の電源Ｖ。０と同一電源で
動作するように構成されるとともに、その内部の切換え
スイッチＳ１は録音／再生切換えスイッチ霞と連動させ
るようにしているので、この回路端から得られる制御信
号はトランジスタα鴫を導通させ、電源投入時およびモ
ード切換え時の過渡音出力を抑制できることは前述の説
明から明らかである。そして、この発明では制御信号発
生回路を増幅器と一体に一つの半導体基体内に構成した
ので、装置の小形化が可能である０第５図はこの発明の
他の実施例を示すブロック構成図で、（２０−１） 、
・−−−、（２０−ｎ、）は信号入力端子、（２１−
１）、・・・・、 （２ｌ−ｎ）は増幅器、（２２−１
） ＋・・・・（２２−ｎ）は出力用コンデンサ、（２
３−１）、・・・・、（２３−ｎ）は出力端子、（１９
−１） ｌ・・・・、 （１９−ｎ）は制御信号発生回
路端から端子Ｃ０ＮＴを通して供給される制御信号の期
間だけ導通してそれぞれ増幅器出力端子（２３−１）、
・・・・、（２３−ｎ）を接地するトランジスタでろる
っこの実施例では各増幅器（２ニー１）、・・・・、
（２ｌ−ｎ）と制御信号発生回路−とは同一半導体チッ
プ内に形成されている。すなわち、電源が制御信号発生
回路−と共通であり、モード切換えがすべて共通に行な
われる増幅器であれば、複数の増幅器（２ｌ−１） 。
・・・・、（２１−ｎ）について過渡前の軽減が可能で
ある。
ある。
以上説明したように、この発明では音声増幅器の動作モ
ード切換え時または電源投入時に制御信号を発生させ、
これによって過渡前を抑制できる制御信号発生回路をそ
の音声増幅器と一体に一つの半導体基体内に構成したの
で、上記過渡時の不快音出力がなくなり、快適な音声出
力が得られるとともに装置の小形化が可能になる。
ード切換え時または電源投入時に制御信号を発生させ、
これによって過渡前を抑制できる制御信号発生回路をそ
の音声増幅器と一体に一つの半導体基体内に構成したの
で、上記過渡時の不快音出力がなくなり、快適な音声出
力が得られるとともに装置の小形化が可能になる。
第１図はこの発明に用いる過渡音制御信号発生回路の一
例を示す回路図、第２図は動作モード切換え時の過渡音
出力と上記回路で得られる制御信号とを示す波形図、第
３図は電源投入時の音声増幅器の立上り特性と上記回路
で得られる制御信号とを示す波形図、第４図はこの発明
の一実施例の構成を示すブロック図、第５図はこの発明
の他の図において、（１） 、 （２） 、 （３）は
電圧比較器、Ｒ，、Ｃ１およびＲ２Ｃ２はそれぞれ時定
数回路を構成する抵抗とコンデンサ、Ｃ０ＮＴは制御信
号出力端、子、ｕ萄。 （１４）、（２ニー１）、・・・・、（２１−ｎ）は音
声増幅器、賭は過渡音制御信号発生回路である。 なお、図中同一符号は同一または相当部分を示すＯ 代理人 葛野信−（外１名） 第１図 第２図 ３２− 第４図 第う図 特許庁長官殿 １．市外。表示 特願昭５６−２０５７５９号
２、発明の名称 半導体集積回路３、補正をする
者 ５、 補正の対象 明細書の発明の詳細な説明の欄および図面６、 補正の
内容 （１）明細書の第３頁第１１行に「ダイオードＤａＪと
あるのを「ダイオードＤａＪと訂正する。 （２）同、第９頁第１３行に「過渡前の発生時」とめる
のを「出力の立上り時」と訂正する。 （３）図面の第１図を添付図面のとおシに訂正する０ ７、添付書類の目録 訂正後の第１図を示す図面 １通以上
例を示す回路図、第２図は動作モード切換え時の過渡音
出力と上記回路で得られる制御信号とを示す波形図、第
３図は電源投入時の音声増幅器の立上り特性と上記回路
で得られる制御信号とを示す波形図、第４図はこの発明
の一実施例の構成を示すブロック図、第５図はこの発明
の他の図において、（１） 、 （２） 、 （３）は
電圧比較器、Ｒ，、Ｃ１およびＲ２Ｃ２はそれぞれ時定
数回路を構成する抵抗とコンデンサ、Ｃ０ＮＴは制御信
号出力端、子、ｕ萄。 （１４）、（２ニー１）、・・・・、（２１−ｎ）は音
声増幅器、賭は過渡音制御信号発生回路である。 なお、図中同一符号は同一または相当部分を示すＯ 代理人 葛野信−（外１名） 第１図 第２図 ３２− 第４図 第う図 特許庁長官殿 １．市外。表示 特願昭５６−２０５７５９号
２、発明の名称 半導体集積回路３、補正をする
者 ５、 補正の対象 明細書の発明の詳細な説明の欄および図面６、 補正の
内容 （１）明細書の第３頁第１１行に「ダイオードＤａＪと
あるのを「ダイオードＤａＪと訂正する。 （２）同、第９頁第１３行に「過渡前の発生時」とめる
のを「出力の立上り時」と訂正する。 （３）図面の第１図を添付図面のとおシに訂正する０ ７、添付書類の目録 訂正後の第１図を示す図面 １通以上
Claims (1)
- （１）音声増幅器と、この音声増幅器の電源投入時また
は動作モード切換え時に所定時定数で変化する直流変化
電圧を発生し、上記直流変化電圧が所定範囲にある量制
御信号を出力し、上記制御信号によって上記音声増幅器
の上記電源投入時または動作モード切換え時に発生する
過渡出力音を抑制する過渡出力音抑制回路とを同−半導
体基体内に内蔵したことを特徴とする半導体集積回路０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56205759A JPS58106906A (ja) | 1981-12-18 | 1981-12-18 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56205759A JPS58106906A (ja) | 1981-12-18 | 1981-12-18 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58106906A true JPS58106906A (ja) | 1983-06-25 |
| JPH0119646B2 JPH0119646B2 (ja) | 1989-04-12 |
Family
ID=16512188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56205759A Granted JPS58106906A (ja) | 1981-12-18 | 1981-12-18 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106906A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392105A (ja) * | 1986-10-07 | 1988-04-22 | New Japan Radio Co Ltd | ミユ−テイング機能付き電流源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454252U (ja) * | 1977-09-19 | 1979-04-14 |
-
1981
- 1981-12-18 JP JP56205759A patent/JPS58106906A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454252U (ja) * | 1977-09-19 | 1979-04-14 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392105A (ja) * | 1986-10-07 | 1988-04-22 | New Japan Radio Co Ltd | ミユ−テイング機能付き電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0119646B2 (ja) | 1989-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| US4599578A (en) | Protection circuit | |
| JPS58106906A (ja) | 半導体集積回路 | |
| JPH0321927B2 (ja) | ||
| US4580177A (en) | Switching circuit for AC bias signal | |
| EP0106378A1 (en) | Electronic power overload protection circuit | |
| JPH0635542Y2 (ja) | 演算増幅回路 | |
| US4514668A (en) | D.C. Motor driving circuit | |
| JPH0117605B2 (ja) | ||
| JP2829738B2 (ja) | コンパレータ | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPH0161247B2 (ja) | ||
| JPH0226808B2 (ja) | ||
| JP3068876B2 (ja) | 周波数調整回路 | |
| JPH03104306A (ja) | 電源電圧補償回路 | |
| JPH0421940B2 (ja) | ||
| JP2557398B2 (ja) | 増幅回路 | |
| JPH0161248B2 (ja) | ||
| JPS6227567B2 (ja) | ||
| JPH0226809B2 (ja) | ||
| JPS5834613A (ja) | 可変電子インピ−ダンス装置 | |
| JPS60214614A (ja) | Ａｇｃ回路 | |
| JPH0543210B2 (ja) | ||
| JPS59156007A (ja) | 増幅回路 | |
| JPS6247366B2 (ja) |