JPS58105548A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58105548A
JPS58105548A JP20498781A JP20498781A JPS58105548A JP S58105548 A JPS58105548 A JP S58105548A JP 20498781 A JP20498781 A JP 20498781A JP 20498781 A JP20498781 A JP 20498781A JP S58105548 A JPS58105548 A JP S58105548A
Authority
JP
Japan
Prior art keywords
glass
semiconductor
pellet
lead
pellets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20498781A
Other languages
English (en)
Inventor
Keishiro Yonezawa
米沢 啓四郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP20498781A priority Critical patent/JPS58105548A/ja
Publication of JPS58105548A publication Critical patent/JPS58105548A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はガラス篭−ル)’fiダイオード等の半導体m
eの製造方法に関するものである。
一般に、高耐圧ガラスモールド型ダイオード111は、
47図に示す如く、リード線(11とヒートシン?il
lとをパーカッシiiy溶接等によむ固着一体化してな
ゐ一対のスラクリーV(4)と、一対のスラグリード1
4H4)のヒートシン夕111’n1間に挿入された半
導体ペレツ) FII及び、上記ヒートシンク1831
81と半導体ベレットIIIを毫−ルドするガラス(6
)とによって構成されている・そして上記ガラスモール
ド型ダイオード111の製造は、先ずその両面に予めム
l蒸着膜(71け)を形成した半導体ベレット!s1を
製作し、当該半導体ベレット(61を一対のスラタリー
V +41141のヒートシンクnl 111間に介在
させた伏惑で加熱し、ムl蒸着膜+71 +71をロー
材として、ヒートシンク111111と半導体ベレット
(zlとを結合さす0次にヒートシンクIll 131
と半導体ベレツ) (Ilの外周にガラス懸濁液を付着
させ九後、加熱し、と−トシンタiml ill及び半
導体ベレット(暴1の外局をガラス峰−ルドしてガラス
モールド型ダイオード+1)を得ている・ところで、上
記したガラスモールド型ダイオード+1) K使用する
半導体ベレット(i)は、従来下記に示すような方法に
て製造されている。先ず第1図に示すように、1層(8
a)、1層(8b)、を層(80)を形成した半導体ウ
ニ八−(81の表裏両面にムl蒸着膜(71(7)を付
着させる0次にこの半導体ウェハー(組を547のワッ
クス(Illを介して支持合一上に固定し、更に半導体
ウェハー(8)の上面に第コのワックス(11)を介し
て多数の金属用板製のマスタ(1!lを所定間隔で固定
する0次に−wスクO3の上方からサンドブラスト装置
等を用いて半導体ウェハ−18Hc#ia粒子等の砥粒
を吹き付け、$1Fj!JK示す如く、半導体ウェハー
(畠)を円錐台形状をした所定個数の半導体ベレッ) 
:Ilに分割する。尚、半導体ベレッ) 11を円錐台
形状にするのは、半導体ベレットts)の耐電圧を向上
さすためである0次に半導体ベレット(暴1の傾斜端面
の砥粒にて傷つけられたダメージ層をエツチングにて除
去する。後rt第コのワックス(zl)のみを溶解除去
して半導体ペレッ) ’ll上に載蓋したiスタO!1
を取除いた後、JI/のワックス(9)を溶ps除去し
て半導体ベレッ) :lilを支持台−から取外し、4
ダ図に示すような両面にムl蒸着膜(yl fflを有
する半導体ベレット1−1を得ている。
ところが、上記した方法にてガラスモールド。
鳳ダイオード11) K使用する半導体ベレットfII
を製造すると、半導体ウェハーC暮)をサンドブラスト
装置にで所定個数の半導体ベレツ) !1)に分割すゐ
時、半導体ウェハー(@10両面に蒸着させたムI蒸着
膜(71(flが軟いので、砥粒に対して緩衝材の働き
をし、半導体ウェハー(組の分割に時間がかかるといっ
た問題があった。又、ムl蒸着膜(11(7)は半導体
ウェハー(8)の両面に同時に形成することができず、
片面ずつ形成しなければならないため、ムl蒸着膜TQ
 +’Flの形成にも時間がかかるといった問題もあっ
た・更に、半導体ウェハーts+の両面にムl蒸着膜(
7)(7)を形成しておくと、サンドブラスト装置にて
所定個数に分割された半導体ベレットil1表面のダメ
ージ層をエツチングにて除去する時、半導体ベレット:
6)とムl蒸着膜ill 17)とは別々にエツチング
するため、この工程でも作業工数が増え、作業に時間が
かかるといった問題があった・ 本発明は上記従来の問題点に鎌み、ムl蒸着膜を形成し
ていな一半導体つエバーを所定個数の半導体ベレットに
分割し、轟該半導体ペレットを一対のスラグリード間に
4人する時、スラグリードのヒートシンクと半導体ベレ
ットとの間にムI板を介在させるようにした半導体装置
の製造方法を提供するものであり、以下本発明の詳細を
図面Kmす実施例に従って説明すると次の通りである。
先ず、本発明に用いる半導体ベレットの製造方法を55
図乃至第2図に従って説明する。即ち、本発明に用いる
半導体ベレットを得るKFi、1liJ図に示す如く、
2層(Boa) 、r層(sob)、を層(go@)を
−鴫した半導体ウェハー翰を第、。
/のワックスr21+を介して石英板等の支持台、@上
に固定した後、半導体ウェハー翰の上面に第コのワック
ス−を介して金属用板製のマスク!241t−M定する
・次に従来と同様、サンドブラスト装fllKより、マ
スク嬶1の上方から半導体ウニへ−四Kgio粒子等の
砥粒を吹き付け、jIぶ図に示すように、半導体ウェハ
ー翰を円錐台形状をした調定個数の半導体ベレット(至
)に分割し、各分割した半導体ベレット−のダメージ層
をエツチングにて除去する0次に第コのワックスーヲ除
去して半導体ベレット(2)上に位置するマスタ(財)
を取除い九後、第1のワッタス鰭門除去し丁半導体ベレ
ット−を支持台−から取外し、第2図に示すよ、うな、
両面にムl蒸着膜?なh半導体ベレット(至)を得る。
このよう−して!られた半導体”! L/ ”7 )(
至)を用いてガラスモールド盟ダイオードを形成するに
は、jl/因に示すよ、うな、スラグリード1と嵌合す
る。多数の孔(至)翰・・・を有するグラファイト、等
O治具鰭を用意する。そして、治具−の各孔(至)内に
、jlHF図に示すように先ずリード線(18a)とヒ
ートシンク(29す、からなる第10スラダリード(3
0a)を挿入する・次忙、第70図に示す如く、第1の
スラグリー)’ (POa)のヒートジノ/ (89a
)上に、別工橿で形成した円ilI状ノ第1ツムl板、
(31a)を載蓋し、この第7のムliM(懸亀)上に
、−第1/図に示すように半導体ベレット−を載置する
0次に第1コ図に示す如く半導体ベレット(2)上に円
板状をしたgIiコのムgig(31))を載置し、最
後に第一のムl板(31m))上に1 リード線(gs
b)とヒートシンク(aeb)とからなる第一のスラグ
リード(301))を載ttする(第1J図の伏s)、
この状態で治具e?7)K通電加熱してムl板(31a
)(31b)ヲa −材トL ? iI /、第一のヒ
ーシンク(2Q&)(29b)と半導体ベレット−とを
結合させる。後は半導体ベレット(至)を挾んで結合し
た°第/及び第2のスラグリード(80m)(301)
)を治具−から取出し、第1及び54.2のヒートシン
ク(29m)(!9b)と半導体ベレット(至)との周
囲を従来と同様の方法にてガラスモールドシ、4/4I
図に示すようなガラスモールド型ダイオード(至)を得
る。
ガラスモールド型ダイオード關を上記した方法にて製造
すれば、半導体ベレット(2)の両面にムI蒸着膜を形
成する必要がなくなるため、半導体ウェハー−製造時の
作業工、数が減少する゛と同時に、半導体クエへ−一の
サンドブラスト装置による分割時、ムl蒸着膜が緩衝材
の動きをすることもなくなるため、半導体ウェハー−の
分割作業が短時間で行なえるようになゐ・更に、半導体
ウェハー−の半導体ベレット−への分割後、ムl蒸着膜
がないため半導体ベレット(至)周囲のダメージ層の除
去の一回のエツチング王権でよくなり、結果として半導
体ベレットjの製造工程を大@に減少さすことができ、
当該半導体ベレット−を使用したガラスモールド型ダイ
オード關の製造が容易に行なえるようKなる。尚、本発
明の製造方法では別工徨で製造し九ムl板(31a)(
311))を半導体ベレット輸の両面に載置する工程が
増えるととKなるが、ムl板(31m)(3]1)の治
具−の孔翰内への挿入は、多数の透孔な有する組立治具
を用いて一括して行な見るので非常に容易なため、時間
的ロスが生じることはない、又、上記説明は%t/)プ
ラスト!!I蓋を用いて分割した半導体ベレット−を使
用した例について説明したが、本発明は半導体ウェハ−
をダイす一カット法を用いて分割して得た半導体べシッ
ト輛を使用するとともできる・以上説明し九ように、本
発明はリード線とヒートシンクからなる一対のスラグリ
ード間k。
一対のムl板を介して半導体ベレットを介在させた伏線
で加熱し、ムl板をロー材として一対のスラグリードと
半導体ベレットとを結合させた後、半導体ベレットと一
対のスラグリードのヒートシンクとをガラスモールドす
るようにしたから、ガラスモールド型ダイオードの製造
工程、製造時間を短縮できる。
【図面の簡単な説明】
第1図は従来のガラスモールド源ダイオードの断面図、
第2図乃至gy図は従来のガラスモールド型ダイオード
に使用する半導体ベレットの製造工程を示す図面、第5
図乃至第2図は、本発明に使用する半導体ベレットの製
造工程を示す図面、第1図は本発明方法に用る治具を示
す斜視図、第2図乃至第1J図は本発明に係る製造方法
を説明するための図面、第1ダ図は本発明に係るガラス
モール)″をダイオードの断面図である。 閲・・半導体ウェハー、□□□・・半導体ベレット、翰
拳・孔、ei’71−−治具、(211m)(ji!8
11)* @リード線、(aea)(gsb)・・ヒー
トシンク、(30a)($0b)s @ スラグリード
、(31m)(31))* eムl板、鴎・・ガラスモ
ールド型ダイオード。 1P9図 イY 艙11− 2り rlo図  ! 3ノ

Claims (1)

    【特許請求の範囲】
  1. (1) リード線とヒートシンクとからなる一対のスラ
    グリード間に、一対のムI板を介して半導体ベレットを
    介在させた状態で加熱し、ムl板をロー材として一対の
    スラグリードと半導体ベレットとを結合した後、半導体
    ベレットと一対のスラグリードのヒートシンクとをガラ
    ス峰−ルドするようにしなことを特徴とする半導体装置
    の製造方法。
JP20498781A 1981-12-17 1981-12-17 半導体装置の製造方法 Pending JPS58105548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20498781A JPS58105548A (ja) 1981-12-17 1981-12-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20498781A JPS58105548A (ja) 1981-12-17 1981-12-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58105548A true JPS58105548A (ja) 1983-06-23

Family

ID=16499593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20498781A Pending JPS58105548A (ja) 1981-12-17 1981-12-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58105548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102259247A (zh) * 2011-06-14 2011-11-30 许行彪 电子元件一孔焊接模及焊接工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102259247A (zh) * 2011-06-14 2011-11-30 许行彪 电子元件一孔焊接模及焊接工艺

Similar Documents

Publication Publication Date Title
EP0734055B1 (en) Method of manufacturing an electrostatic chuck
US7709932B2 (en) Semiconductor wafer having a separation portion on a peripheral area
EP0637077B1 (en) Method for making a substrate structure with improved heat dissipation
JPH05335411A (ja) ペレットの製造方法
US3357871A (en) Method for fabricating integrated circuits
US3908187A (en) High voltage power transistor and method for making
TW483030B (en) Non-planar surface for semiconductor chips and method of forming the non-planar semiconductor chip
JPS58105548A (ja) 半導体装置の製造方法
US20230215778A1 (en) Semiconductor device module and method for manufacturing same
JPS61152358A (ja) 半導体ウエハの研削方法
US6383895B1 (en) Method of forming a plurality of semiconductor devices
JPS63108706A (ja) 半導体装置の製造方法
JPS635537A (ja) 半導体装置
JPS6021435A (ja) 観察用サンプルの製造方法
US3477885A (en) Method for producing a structure composed of mutually insulated semiconductor regions for integrated circuits
US11222808B2 (en) Method of removing carrier plate
JP3184987B2 (ja) 高周波半導体装置
JP7096133B2 (ja) 静電チャックの製造方法
JP3028799B2 (ja) 半導体装置の製造方法
JPS63160257A (ja) 半導体装置及びその製造方法
JPH0964078A (ja) 半導体パッケージ及びその製造方法
JPS6184841A (ja) 半導体装置の外囲器
RU2258978C2 (ru) Способ изготовления полупроводниковых структур
JPS62243332A (ja) 半導体ウエハの加工方法
JP3333888B2 (ja) 高圧半導体整流素子の製造方法