JP3333888B2 - 高圧半導体整流素子の製造方法 - Google Patents
高圧半導体整流素子の製造方法Info
- Publication number
- JP3333888B2 JP3333888B2 JP18427293A JP18427293A JP3333888B2 JP 3333888 B2 JP3333888 B2 JP 3333888B2 JP 18427293 A JP18427293 A JP 18427293A JP 18427293 A JP18427293 A JP 18427293A JP 3333888 B2 JP3333888 B2 JP 3333888B2
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic material
- defective
- columnar
- manufacturing
- columnar body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＰＮ接合を形成した
半導体基板を積層したのち切断して柱状体を製作する高
圧半導体整流素子の製造方法に関する。
半導体基板を積層したのち切断して柱状体を製作する高
圧半導体整流素子の製造方法に関する。
【０００２】
【従来の技術】図４に基づいて説明をする。図４（ａ）
は積層体１より柱状体を製作する状態を平面的に示す平
面図であり、良品限界線５の内側に有るものは良品柱状
体３であり、良品限界線５の外側に有るものは不良品柱
状体４である。図４（ｂ）はＡ−Ａ線断面図であり、積
層体１の構成を示してある。
は積層体１より柱状体を製作する状態を平面的に示す平
面図であり、良品限界線５の内側に有るものは良品柱状
体３であり、良品限界線５の外側に有るものは不良品柱
状体４である。図４（ｂ）はＡ−Ａ線断面図であり、積
層体１の構成を示してある。
【０００３】映像機器の電源等に用いられる高圧半導体
整流素子（以下整流体と称す）は６〜２４ｋＶの高い逆
耐圧を必要とするが、１個のＰＮ接合でそのような高耐
圧が得られないため、複数のＰＮ接合を直列接続するこ
とが行われている。すなわち、ＰＮ接合を形成した半導
体基板１ｃをはんだ１ｄ等により固着し積層体１を製作
し、その後平面前後切断線部分線６ａ、平面左右切断線
部分線６ｂ及び上下切断線６ｃに沿って、ブレードソー
またはワイヤソー等で賽の目状に切断して柱状体の整流
体を製作する。この半導体基板１ｃは円形であるため、
そのような切断の際には、外周部から切り出された形状
不良の不良品柱状体４等の整流体が発生することが不可
避である。このような不良品柱状体４等をその後の工程
にまわさないように選別する必要がある。１枚の円形半
導体基板をダイシングした場合は、外周部から生ずる形
状不良チップは真空吸引で除去する方法がとられている
が、不良品柱状体４等の選別にはそのような方法を取る
ことができず、作業者が目視で選別している。
整流素子（以下整流体と称す）は６〜２４ｋＶの高い逆
耐圧を必要とするが、１個のＰＮ接合でそのような高耐
圧が得られないため、複数のＰＮ接合を直列接続するこ
とが行われている。すなわち、ＰＮ接合を形成した半導
体基板１ｃをはんだ１ｄ等により固着し積層体１を製作
し、その後平面前後切断線部分線６ａ、平面左右切断線
部分線６ｂ及び上下切断線６ｃに沿って、ブレードソー
またはワイヤソー等で賽の目状に切断して柱状体の整流
体を製作する。この半導体基板１ｃは円形であるため、
そのような切断の際には、外周部から切り出された形状
不良の不良品柱状体４等の整流体が発生することが不可
避である。このような不良品柱状体４等をその後の工程
にまわさないように選別する必要がある。１枚の円形半
導体基板をダイシングした場合は、外周部から生ずる形
状不良チップは真空吸引で除去する方法がとられている
が、不良品柱状体４等の選別にはそのような方法を取る
ことができず、作業者が目視で選別している。
【０００４】
【発明が解決しようとする課題】しかし、多数の柱状体
から形状不良の不良品柱状体を目視で選別する作業は、
時間がかかり、人件費が増大する問題があり、パターン
認識による選別も簡単にはできない。この発明は前記の
問題点に鑑みてなされたものであり、その目的は形状不
良の不良品柱状体の整流体を目視によらないで簡単に選
別して行う高圧半導体整流素子の製造方法を提供するこ
とにある。
から形状不良の不良品柱状体を目視で選別する作業は、
時間がかかり、人件費が増大する問題があり、パターン
認識による選別も簡単にはできない。この発明は前記の
問題点に鑑みてなされたものであり、その目的は形状不
良の不良品柱状体の整流体を目視によらないで簡単に選
別して行う高圧半導体整流素子の製造方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の高圧半導体整流素子の製造方法は、Ｐ
Ｎ接合を形成した半導体基板の複数枚を一体に積層し、
その積層体の上下面いずれか一方の内周部を強磁性材料
によって被覆したのち、積層方向に平行で互いに垂直な
面で切断して柱状体に分割し、次いでその柱状体から強
磁性材料の付着した柱状体を良品として磁力を用いて選
別する工程を含むものとする。そして積層体の強磁性材
料による被覆を強磁性材料の箔の被着により行うこと、
あるいは強磁性材料粉末を含む液状樹脂の塗布および硬
化により行うことが有効である。
めに、この発明の高圧半導体整流素子の製造方法は、Ｐ
Ｎ接合を形成した半導体基板の複数枚を一体に積層し、
その積層体の上下面いずれか一方の内周部を強磁性材料
によって被覆したのち、積層方向に平行で互いに垂直な
面で切断して柱状体に分割し、次いでその柱状体から強
磁性材料の付着した柱状体を良品として磁力を用いて選
別する工程を含むものとする。そして積層体の強磁性材
料による被覆を強磁性材料の箔の被着により行うこと、
あるいは強磁性材料粉末を含む液状樹脂の塗布および硬
化により行うことが有効である。
【０００６】
【作用】アルミニウムあるいははんだを用いて相互に結
合した半導体基板は強磁性を有しないため、積層体の上
下面いずれか一方の内周部を強磁性材料によって被覆し
たものは、磁力を用いて良品柱状体の選別が容易にでき
る。なお強磁性材料による被覆を強磁性材料の箔の被着
により行うこと、あるいは強磁性材料粉末を含む液状樹
脂の塗布および硬化により行っても、同様である。
合した半導体基板は強磁性を有しないため、積層体の上
下面いずれか一方の内周部を強磁性材料によって被覆し
たものは、磁力を用いて良品柱状体の選別が容易にでき
る。なお強磁性材料による被覆を強磁性材料の箔の被着
により行うこと、あるいは強磁性材料粉末を含む液状樹
脂の塗布および硬化により行っても、同様である。
【０００７】
図１及び図４（従来例と共通箇所のみ参照）に基づいて
説明する。両面から不純物を拡散してｐ+ −ｎ−ｎ+ 構
造を形成した半導体基板（シリコンウエーハ）１ｃを図
４（ｂ）に示すようにはんだ１ｄを用いて約７ｍｍの高
さに積層したのち、その積層体１の外周側面７に、平均
粒径２〜３μｍの鉄粉を容積比率で約５０％含む強磁性
体材料２（鉄粉入りエポキシ樹脂）を約２０μｍの厚さ
に塗布し、硬化させた。次いで従来例と同様に、ブレー
ドソーを用いて図１に示すように一辺が約０．６ｍｍの
正方形の断面を有する柱状体に切断したのち、付着した
研磨粉、オイル等をジメチルホルムアミドを用いて洗浄
し、乾燥させた。そして、得られた柱状体に電磁石を接
触させると、外周から切り出された形状不良品柱状体４
等には強磁性体材料２（鉄粉入りエポキシ樹脂）が付着
しているため、磁石に吸着され除去することができた。
同様の効果は鉄粉入りエポキシ樹脂を塗布する代わり
に、鉄箔を接着材を用いて積層体外周に貼り付けたとき
にも得られた。また、半導体基板１ｃをアルミニウムを
用いて合金化し相互に接着し積層した場合にも、同様に
して選別することができた。 〔参考例２〕 図２及び図４（従来例と共通箇所のみ参照）に基づいて
説明する。参考例１で用いたものと同じ積層体１の積層
体上面１ａの外周部８に、幅ｔが３ｍｍのドーナツ状底
面を有する板厚０．０５ｍｍの鉄箔からなる強磁性体材
料２を図示しないエポキシ樹脂で図２（ｂ）に示すよう
に接着固定した。幅ｔの寸法は柱状体の辺の大きさによ
り１〜３ｍｍの範囲で決めることが望ましい。このもの
を参考例１と同様に切断後洗浄乾燥し、得られた柱状体
に電磁石を接触させると、参考例１と同じ効果が得られ
た。特に柱状体１０のように、半導体基板１ｃの直径の
バラツキにより不良品柱状体４等になるかならないかの
限界位置にあるものは、不良品の場合不良品として正確
に選別され、選別精度が向上した。なお強磁性体材料２
に鉄粉入りエポキシ樹脂を用いても、同様な効果がある
ことも確認している。 〔実施例１〕 図３に基づいて説明する。この場合は参考例１又は参考
例２と異なり、良品柱状体３を磁力で選別する方法であ
る。図３に示すように良品限界線５の内周部９に相当す
る積層体上面１ａ部分に、図示しないピッチにより、板
厚０．０５ｍｍの鉄箔からなる円形の強磁性体材料２を
接着固定した。その後参考例１と同様に切断し良品柱状
体３を磁力で選別することができた。この場合は良否の
限界線上にある柱状体１０が仮に不良品柱状体４等であ
って良品柱状体３と判定されても、次工程の整流体特性
試験で不良品と判定され、作業上の支障が無いことを確
認している。ただし、内周部９内の良品柱状体３には強
磁性体材料２が付着しているため、ヒドロフラン等の溶
剤でピッチを再度剥離、洗浄乾燥する工程を追加した。
なお強磁性体材料２に鉄粉入りエポキシ樹脂を用いて
も、同様な効果があることも確認している。
説明する。両面から不純物を拡散してｐ+ −ｎ−ｎ+ 構
造を形成した半導体基板（シリコンウエーハ）１ｃを図
４（ｂ）に示すようにはんだ１ｄを用いて約７ｍｍの高
さに積層したのち、その積層体１の外周側面７に、平均
粒径２〜３μｍの鉄粉を容積比率で約５０％含む強磁性
体材料２（鉄粉入りエポキシ樹脂）を約２０μｍの厚さ
に塗布し、硬化させた。次いで従来例と同様に、ブレー
ドソーを用いて図１に示すように一辺が約０．６ｍｍの
正方形の断面を有する柱状体に切断したのち、付着した
研磨粉、オイル等をジメチルホルムアミドを用いて洗浄
し、乾燥させた。そして、得られた柱状体に電磁石を接
触させると、外周から切り出された形状不良品柱状体４
等には強磁性体材料２（鉄粉入りエポキシ樹脂）が付着
しているため、磁石に吸着され除去することができた。
同様の効果は鉄粉入りエポキシ樹脂を塗布する代わり
に、鉄箔を接着材を用いて積層体外周に貼り付けたとき
にも得られた。また、半導体基板１ｃをアルミニウムを
用いて合金化し相互に接着し積層した場合にも、同様に
して選別することができた。 〔参考例２〕 図２及び図４（従来例と共通箇所のみ参照）に基づいて
説明する。参考例１で用いたものと同じ積層体１の積層
体上面１ａの外周部８に、幅ｔが３ｍｍのドーナツ状底
面を有する板厚０．０５ｍｍの鉄箔からなる強磁性体材
料２を図示しないエポキシ樹脂で図２（ｂ）に示すよう
に接着固定した。幅ｔの寸法は柱状体の辺の大きさによ
り１〜３ｍｍの範囲で決めることが望ましい。このもの
を参考例１と同様に切断後洗浄乾燥し、得られた柱状体
に電磁石を接触させると、参考例１と同じ効果が得られ
た。特に柱状体１０のように、半導体基板１ｃの直径の
バラツキにより不良品柱状体４等になるかならないかの
限界位置にあるものは、不良品の場合不良品として正確
に選別され、選別精度が向上した。なお強磁性体材料２
に鉄粉入りエポキシ樹脂を用いても、同様な効果がある
ことも確認している。 〔実施例１〕 図３に基づいて説明する。この場合は参考例１又は参考
例２と異なり、良品柱状体３を磁力で選別する方法であ
る。図３に示すように良品限界線５の内周部９に相当す
る積層体上面１ａ部分に、図示しないピッチにより、板
厚０．０５ｍｍの鉄箔からなる円形の強磁性体材料２を
接着固定した。その後参考例１と同様に切断し良品柱状
体３を磁力で選別することができた。この場合は良否の
限界線上にある柱状体１０が仮に不良品柱状体４等であ
って良品柱状体３と判定されても、次工程の整流体特性
試験で不良品と判定され、作業上の支障が無いことを確
認している。ただし、内周部９内の良品柱状体３には強
磁性体材料２が付着しているため、ヒドロフラン等の溶
剤でピッチを再度剥離、洗浄乾燥する工程を追加した。
なお強磁性体材料２に鉄粉入りエポキシ樹脂を用いて
も、同様な効果があることも確認している。
【０００８】
【発明の効果】この発明によれば、高圧半導体整流素子
の製造のための半導体基板を積層した積層体の内周部を
強磁性材料により被覆しておくことにより、その積層体
を切断して製作した柱状体のうち、良品柱状体に強磁性
材料が付着しているため、磁力によって簡単にかつ確実
に選別することができる。この結果、作業者の目視によ
る選別が不要となり、選別費用と選別手番が大幅に低減
することができたばかりでなく、整流体の選別精度が向
上した。
の製造のための半導体基板を積層した積層体の内周部を
強磁性材料により被覆しておくことにより、その積層体
を切断して製作した柱状体のうち、良品柱状体に強磁性
材料が付着しているため、磁力によって簡単にかつ確実
に選別することができる。この結果、作業者の目視によ
る選別が不要となり、選別費用と選別手番が大幅に低減
することができたばかりでなく、整流体の選別精度が向
上した。
【図１】この発明の参考例１を示す構成図であり、
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図
【図２】この発明の参考例２を示す構成図であり、
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図
【図３】この発明の実施例１を示す構成図であり、
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図
（ａ）は平面図、（ｂ）はＡ−Ａ線断面図
【図４】従来例を示す構成図であり、（ａ）は平面図、
（ｂ）はＡ−Ａ線断面図で積層構成を示す説明図
（ｂ）はＡ−Ａ線断面図で積層構成を示す説明図
１ 積層体 １ａ 積層体上面 １ｂ 積層体下面 １ｃ 半導体基板 １ｄ はんだ ２ 強磁性材料 ３ 良品柱状体 ４ 不良品柱状体 ５ 良品限界線 ６ａ 平面前後切断線部分線 ６ｂ 平面左右切断線部分線 ６ｃ 上下切断線 ７ 外周側面 ８ 外周部 ９ 内周部 １０ 柱状体
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/329 H01L 21/301 H01L 21/66
Claims (3)
- 【請求項１】ＰＮ接合を形成した半導体基板の複数枚を
一体に積層し、その積層体の上下面いずれか一方の内周
部を強磁性材料によって被覆したのち、積層方向に平行
で互いに垂直な面で切断して柱状体に分割し、次いでそ
の柱状体から強磁性材料の付着した柱状体を良品として
磁力を用いて選別する工程を含むことを特徴とする高圧
半導体整流素子の製造方法。 - 【請求項２】請求項１記載のものにおいて、強磁性材料
による被覆を強磁性材料の箔の被着により行うことを特
徴とする高圧半導体整流素子の製造方法。 - 【請求項３】請求項１または請求項２記載のものにおい
て、強磁性材料による被覆を強磁性材料粉末を含む液状
樹脂の塗布及び硬化により行うことを特徴とする高圧半
導体整流素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18427293A JP3333888B2 (ja) | 1992-11-09 | 1993-07-27 | 高圧半導体整流素子の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-297499 | 1992-11-09 | ||
| JP29749992 | 1992-11-09 | ||
| JP18427293A JP3333888B2 (ja) | 1992-11-09 | 1993-07-27 | 高圧半導体整流素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196725A JPH06196725A (ja) | 1994-07-15 |
| JP3333888B2 true JP3333888B2 (ja) | 2002-10-15 |
Family
ID=26502399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18427293A Expired - Fee Related JP3333888B2 (ja) | 1992-11-09 | 1993-07-27 | 高圧半導体整流素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3333888B2 (ja) |
-
1993
- 1993-07-27 JP JP18427293A patent/JP3333888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06196725A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7727785B2 (en) | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive | |
| US6794751B2 (en) | Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies | |
| US7969026B2 (en) | Flexible carrier for high volume electronic package fabrication | |
| US20020037631A1 (en) | Method for manufacturing semiconductor devices | |
| US20150162306A1 (en) | Encapsulated wafer-level chip scale (wlscp) pedestal packaging | |
| US6885101B2 (en) | Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods | |
| US20050255675A1 (en) | Apparatus for supporting wafers for die singulation and subsequent handling and in-process wafer structure | |
| US20030235937A1 (en) | Method of thinning a wafer utilizing a laminated reinforcing layer over the device side | |
| US20030016511A1 (en) | Semiconductor device having a chip, reinforcing plate, and sealing material sharing a common rear surface | |
| US9202753B2 (en) | Semiconductor devices and methods of producing these | |
| CN102822946B (zh) | 半导体装置的制造方法 | |
| US6514795B1 (en) | Packaged stacked semiconductor die and method of preparing same | |
| US6995468B2 (en) | Semiconductor apparatus utilizing a preparatory stage for a chip assembly | |
| US20200219798A1 (en) | Multi-Layer Die Attachment | |
| JP2007048876A (ja) | 半導体装置の製造方法 | |
| US11437303B2 (en) | Floated singulation | |
| US5904502A (en) | Multiple 3-dimensional semiconductor device processing method and apparatus | |
| JP2955842B2 (ja) | 半導体パッケージ | |
| JP3333888B2 (ja) | 高圧半導体整流素子の製造方法 | |
| JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
| US10366907B2 (en) | Manufacturing method of semiconductor package | |
| US10304716B1 (en) | Package structure and manufacturing method thereof | |
| CN107994005B (zh) | 一种高可靠性阵列锁定式引线框架及该引线框架在封装件中的应用 | |
| US20230215778A1 (en) | Semiconductor device module and method for manufacturing same | |
| US11552048B2 (en) | Semiconductor device including an electrical contact with a metal layer arranged thereon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |