JPS58105302A - プログラマブル・コントロ−ラの図示式プログラミング装置 - Google Patents

プログラマブル・コントロ−ラの図示式プログラミング装置

Info

Publication number
JPS58105302A
JPS58105302A JP20413081A JP20413081A JPS58105302A JP S58105302 A JPS58105302 A JP S58105302A JP 20413081 A JP20413081 A JP 20413081A JP 20413081 A JP20413081 A JP 20413081A JP S58105302 A JPS58105302 A JP S58105302A
Authority
JP
Japan
Prior art keywords
circuit
program
memory
standard circuit
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20413081A
Other languages
English (en)
Inventor
Tomio Hagiwara
萩原 富男
Hiroshi Tatebayashi
館林 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP20413081A priority Critical patent/JPS58105302A/ja
Publication of JPS58105302A publication Critical patent/JPS58105302A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13017Macro instructions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、作成されたユーザプログラムを継電器ラダ
ー図の如き回路図の形でCRT等に表示するプログラマ
ブル・コントローラの図示式プログラミング装置に関す
る。
周知のように、一般に利用されている継電器ラダー図式
のプログラマブル・コントローラにおいては、ユーザプ
ログラムはまず継電器ラダー図の形で作成され、それが
所定のプログラミング形式に則った簡易命令の集合の形
に変換(自動または手動)されてユーザプログラムメモ
リに格納される。
最近の中鯛模以上のプログラマブル・コントローラの多
くは、ユーザプログラムをラダー図の形のまま直接プロ
グラミングできるように、CRT表示装置等を用いた図
示式プログラミング装置を備えている。この種の図示式
プログラミング装置では、接点やリレー等の各回路素子
およびそれらの接続関係を含む複数の回路シンボルが定
義されていて、各回路シンボルに対応した複数のシンボ
ルキーや回路素子番号を入力するためのテンキーを有す
るキー人力装冒を操作することにより、CRTの画面に
各回路シンボルの組合せでもって構成される任意の継電
器ラダー図を表示させる機能と、この表示装置にて作成
された継電器ラダー図の表示j−夕をソースプログラム
とし、これをオブジェクトプログラムに変換してプログ
ラマブル・コントローラ本体のユーザプログラムメモリ
に1込むアセンブル手段とを基本的に備えている。
また上記の機能に加え、オブジェクト言語によるユーザ
命令に1対1に対応した二一モニツクによるユーザ命令
が定義されていて、キー人力装置にお・ノる二−モニツ
クキーおよびテンキー等を操作4ることにより、直接オ
ブジェクト=ifiでもってユーザプログラムを組める
ようにもなっている。
更に、ユーザプログラムメモリにオブジェクト古語で記
憶されているユーザプログラムを、ソースプログラムで
ある継電器ラダー図の形に逆アセンブルし、しかもユー
ザプログラムの実行中にはその回路図上にプログラム実
行による制御状態を加えて表示するモニタ機能を備えて
いる。
ところで、この種の図示式プログラミング装置を使って
、様々な制御対象のユーザプログラムを作成する時、個
々のユーザプログラムの具体的な構成は勿論それぞれ異
なる訳であるが、各ユーザプログラムを回路図の形で見
たとき、部分的に共通する回路が多数台まれていること
が多い。つまり継電器ラダー回路によるシーケンス回路
は、それを単位回路に分解して考えると、定型化されて
いる回路や頻繁に利用する回路が多く含まれているので
ある。このように定型化あるいは類型化されている簡易
回路を多(含んでいるのにも係わらず、従来はそれらを
逐一最初から作成しており、プログラム作成が非常に面
倒であった。
この発明は上述した従来の問題点に鑑みなされたもので
あり、その目的は、定型化あるいは類型化されている回
路を使う場合、その回路のプログラムを即座に作成でき
るようにし、もってプログラム開発の能率向上が図れる
ようにしたプログラマブル・コントローラの図示式プロ
グ、ラミング猛獣を提供することにある。
上記の目的を達成するために、この発明は、作成された
ユーザプログラムを回路図の形でCRT等に表示するプ
ログラマブル・コントローラの図示式プログラミング装
置において、回路素子番号等が未登録の未完成プログラ
ムを記憶する記憶手段と、この記憶手段に記憶された未
完成プログラムを読出して回路図の形で表示し、かつそ
のプログラム中の未登録の回路素子番号の表示位置をブ
ランクとする表示制御手段と、この表示制御手段にて表
示された未完成プログラムの回路図表示に対して追加お
よび修正入力を加えてプログラムを完成させるための入
力手段とを備えたことを特徴とする。
以下、この発明の実施例を図面に基づいて詳細に説明す
る。
第1図はこの発明を適用した図示式プログラミング装置
の概略構成を示すブロック図である。この図示式プログ
ラミング装置は、装置全体を統括制御するCPU (中
央処理ユニット)1と、CPU1によって実行されるシ
ステムプログラムを格納したシステムプログラムメモリ
2と、CPL115− の制御動作に伴う各種可変データの一時記憶エリアとし
て使われるシステムデータメモリ3と、後述のように作
成されたユーザプログラムを格納するユーザプログラム
メモリ4と、当該装置に各種入力を与えるキーボード5
と、継電器ラダー図等を表示するCR7表示装置6と、
プログラマブル・コントローラ10と接続されるインタ
ーフェイス回路7と、カセットテープレコーダの如き外
部メモリ11を接続するインターフェイス回路8と、こ
の発明に係わる定型化された未完成プログラムを標準回
路として格納する標準回路メモリ9とを備えている。
標準回路メモリ9は複数のエリアに区画されていて、各
エリアにはエリア番号が付けられており、各エリア番号
に対応してそのエリアが使用中が否か(標準回路が登録
されているか否か)を示す登録済みフラグがシステムデ
ータメモリ3の所定エリアに設定されている。
またユーザプログラムメモリ4や標準回路メモリ9の記
憶内容をインターフェイス回路8を介し6− て外部メモリ11に記憶させることもでき、反対に外部
メモリ11から読出したプログラムをユーザプログラム
メモリ4あるいは標準回路メモリ9に格納することもで
きる。
第2図はキーボード5におけるキー配列の一部を示づ。
この図は本発明の要旨に係わる部分を抽出して示してい
る。キーボード5には当該プログラミング#装置の動作
モードを回路作成モード、回路登録モード、回路呼出し
モード等に切り換えるモード切換スイッチ51と、書込
キー52.キャンセルキー531回路登録キー549回
路呼出しキー55等を含んだファンクションキーと、継
電器ラダー図を構成する各回路素子シンボルおよびその
接続線シンボルに対応したシンボルキー56と、継電器
ラダー図上の各回路素子の番号等の数値データを入力す
るためのテンキー57を備えている。
第3図A、B、Cはシステムプログラムメモリ2に格納
されたシステムプログラムの一部を示すもので、特に本
発明の要旨に係わる部分を抽出して示している。以下こ
のフロチャートに従って順次説明する。
ユーザプログラム(継電器ラダー図)の作成は゛モード
キー51を回路作成モードにして行なう。
CRT表示装置6における回路図表示エリアはマトリッ
クス状に区画されていて、各区画に1つの回路素子シン
ボルが表示できるようになっている。
任意のラダー図を作成するにはCRT画面の所要の位置
にカーソルを移動させ、そのシンボルエリアに表示すべ
き回路素子シンボルに対応したシンボルキー56をキー
インする。すると第3図Cの70チヤートにおいてステ
ップ100.101によってそのシンボルキーのキー人
力が検出され、ステップ102に進む。ステップ102
ではそのシンボルエリアの輝度フラグが低輝度になって
いるか否かを判定する。当該装置においては、作成過程
のラダー図は低輝度か普通輝度で表示されるようになっ
ており、そのi度を決定するのは輝度フラグである。輝
度フラグが低輝度に設定されているシンボルエリアに関
しては、シンボルキー56およびテンキー57による最
新のキー人力でもって任意の表示をすることができる。
すなわち何度でも表示の1換えが可能である。あるシン
ボル[リアに任意の回路素子シンボルや素子番号を表示
(低輝度)させた後、書込キー52をキーインするとそ
の表示が普通輝度に変り(輝度フラグが書換えられる)
、その後はキャンセルキー53をキーインしなければそ
のシンボルエリアの表示を1換えることができない状態
となる。つまり、ステップ102で該当シンボルエリア
の輝度フラグが低輝度になっていないのは、そのエリア
の表示を書換えてはいけないことを意味し、その場合に
はステップ102からステップ104に進み、CRT画
面のメツセージ部にエラー表示を行なう。
全シンボルエリアの輝度フラグはイニシャル処理によっ
て全て低輝度フラグになっている。ステップ102にて
低輝度フラグになっていることが検出されるとステップ
103に進み、入力されたシンボルキー56に対応した
回路素子シンボルを該当シンボルエリアに表示する。ま
た、その回路素−〇− 子シンボルの素子番号を登録すべくテンキー57をキー
インすると、ステップ100→101→105→106
→107と進み入力した番号が回路素子シンボルの真上
に表示される。なお、ステップ106にてそのシンボル
エリアの輝度フラグが低輝度になっていない場合は、上
記と同様にステップ104に進み、エラー表示を行なう
。そして、あるシンボルエリアに表示させた素子シンボ
ルおよび素子1号を確定させる場合、上述したように書
込キー52をキーインする。すると、ステップ108で
そのキー人力が検出されてステップ109に進み、その
シンボルエリアの輝度フラグを普通輝度に変える。これ
で、単にシンボルキー56やテンキー57を押しただけ
ではそのエリアの表示は変らない。変える場合はキャン
セルキー53をキーインする。すると、ステップ110
でそのキー人力が検出されてステップ111に進み、そ
のシンボルエリアの輝度フラグが再び低輝度に変わる。
以上のようなキーボード5の操作により、CR10− 1画面上に任意の継電器ラダー図を作成することができ
る。標準回路メモリ9に格納すべき定型化あるいは類型
化された標準回路を作成するのも上記と全く同様な入力
操作によって行なう。但し、標9準回路に関しては、回
路中の各素子の素子番号が特定されないのが普通である
。そして、その標準回路を使ってユーザプログラムを完
成するときに、その素子番号が設定されることになる。
第4図(A)および(B)はそれぞれ標準回路の一例を
示している。(A)は3人力の論理積である出力を駆動
するという回路であり、(B)は3人力の論理和でもっ
て出力を駆動するという回路である。この種の単位回路
は一般のユーザプログラム中に多数出てくるものである
。また、(A)または(B)の単位回路に更に別の回路
素子を付加したような形の回路も多数出てくる。その場
合に、キー操作によって全く最初から(A)や(B)の
ような回路を最初から作成するより、簡単な操作でもっ
て(A>または(B)のような単位回路を表示画面上に
読出し、これに対して素子番号を決定したり、あるいは
他の回路素子を付は加えたりする操作でもってユーザプ
ログラムを作成していく方が簡単である。
第4図(A>(B)のような標準回路をCRT画面に作
成した後、それを標準回路メモリ9の任意の回路エリア
に登録するには、まずモードキー51を回路登録メモリ
に設定し、次にテンキー57によって登録すべき回路エ
リア番号を入力し、その後登録キー54をキーインする
。すると第3図へに示す標準回路の登録ルーチンが実行
される。
まず、ステップ200ではテンキー57にて指定された
エリアに既に標準回路が登録されているが否かを判定す
る。この判定は前述したシステムデータメモリ3中の回
路登録済みフラグをチェックすることによって行なわれ
る。指定したエリアが登録済みであればエラー表示がな
される。指定エリアが空いている場合ステップ201に
進み、標準回路メモリ9の指定エリアがアドレッシング
される。次のステップ202ではCRT画面に表示され
ているラダー回路の1つの回路素子の表示データを読取
り、ステップ203でその素子のシンボルコードやその
前後の接続関係からその素子を:L−ザブログラムのオ
ブジェクトコードに変換する。次のステップ204では
その回路素子に素子番号が設定されているかどうかを判
定する。素子番号が設定されている場合にはステップ2
05に進み、上記オブジェクトコードに変換されたユー
ザ命令のオペランドのエリアにその素子番号を登録する
。素子番号が設定されていない場合はステップ206に
進み、上記オペランドのエリアに特定の番号無しコード
を登録する。ステップ205または206の実行後ステ
ップ207に進み、ステップ203および205あるい
は206で作成された1つのユーザ命令を標準回路メモ
リ9の所定エリアに書込む。次のステップ208で表示
されている標準回路の全素子について処理が終了しIこ
かどうかを判定し、終了していなければ先のステップ2
02に戻り次の回路素子について同様な処理動作を行な
う。標準回路の全回路素子についてオブジェクトプログ
ラムに変換し終わった場合、13− ステップ209に進み、それらオブジェクト列の最後に
特定の終了コードを書込む。以上でCRT画面に作成し
た標準回路がメモリ9の指定エリアに登録される。
標準回路メモリ9に登録されている任意の標準回路を呼
出して、再びCRT画面に表示させる場合、まずモード
キー51を回路呼出しモードに設定し、次に呼出したい
標準回路が登録されているエリアlI@をテンキー57
でもって入力し、その後回路呼出しキー55をキーイン
する。すると、第3図Bの標準回路の呼出しルーチンが
実行される。まずステップ300でテンキー57で指定
された回路エリアの登録済みフラグをチェックし、標準
回路がそのエリアに登録されているが否かを判定する。
登録されいなければ、その旨の表示をする。登録されて
いる場合はステップ3・olに進み、そのエリアに記憶
されているオブジェクトプログラムの最初の1命令を読
出す。ステップ3゜2では読出した命令が上記終了コー
ドが否かを判定する。終了コードでない場合はステップ
30314− に進み、その命令に対応した素子シンボルをCR1゛画
向に表示する。次のステップ304でその命令のオペラ
ンドに上記番号無しコードが設定されているか否かを判
定する。番号無しコードではなくて正規の素子番号が設
定されている場合にはステップ305に進み、その番号
を上記素子シンボルの真上に表示する。また、番号無し
コードが設定されていた場合にはステップ306に進み
、CRT画面上の上記素子シンボルに対応する番号表示
位置をブランクにする処理を行なう。そしてステップ3
05または306の実行後ステップ301に戻り、標準
回路メモリ7から次の1命令を読み出し、以下上記と同
様な処理を行なう。標準回路メモリの指定エリアに格納
されていた標準回路のプログラムの最後に挿入されてい
る上記終了コードがステップ302で検出されると、°
ステップ307に進み、標準回路メモリ7から読出して
CRT画面に表示した標準回路の各素子シンボルの輝度
フラグを低輝度フラグにする。以上の処理動作により、
CRT画面に登録されていた標準回路ことは、本発明の
装置においては、素子番号を設定しないで標準回路とし
て登録した場合、それを呼出して再度CRTに表示した
とき、設定されていない素子番号の表示位置はブランク
になることである。ブランクになっていることから、そ
の回路素子の素子番号が設定されていないことが確実に
分る。
上述のようにして標準回路メモリ9から呼出されてCR
T画面に表示された標準回路は、各回路素子の輝度フラ
グが低輝度となっていて、キャンセルキー53を押さな
くても自由に表示を關換えられる状態となっている。そ
しで、モードキー51を回路作成モードにし、第3図C
に示すプログラムの作成ルーチンを実行させる。例えば
、標準回路中のある回路素子の素子番号を設定するには
、表示カーソルをそのシンボルエリアに合せ、テンキー
57を押すだけでよい。そしてその番号を追加した回路
素子を確定させるには、先に説明したように書込みキー
52を押せば良い。このようにしてCRT画面に表示さ
れた標準回路に対し、素子番号の追加や、回路素子の追
加や、回路素子の変更や、回路素子の削除等の追加修正
を行ない、希望(るユーザプログラムを完成させる。
なお、上記の実施例においてはCRT画面上の各回路素
子について書込キー52をキーインする前と後とではそ
の表示輝度はを変えることによって区別づるようにして
いたが、この発明はこれに限定されるものではなく、リ
バースやプリンクあるいは表示を実線と破線とに切換え
る等の手段によって区別するようにしてもよい。また、
ラダー図の形で自接標準回路を作成するのに加え、二一
モニツクキーによって直接標準回路のオブジェクトプロ
グラムを組めるのは勿論である。
以上詳細に説明したように、この発明に係るプログラマ
ブル・コントローラの図示式プログラミング装置によれ
ば、定型化あるいは類型化した単位回路を多く含んだユ
ーザプログラムを作成するのに、従来のようにそれら単
位回路を逐一最初から作成するのではなく、定型化した
標準回路をメ17− モリから呼出して表示させ、それに対してデータを追加
したり修正を加えたりしてユーザプログラムを作成する
ことができ、プログラムの開発および作成能率が大幅に
向上する。
【図面の簡単な説明】
第1図はこの発明に係る図示式プログラミング装置の概
略構成を示すブロック図、第2図はキーボードのキー4
配列の一部を示す図、第3図A、B。 Cは本発明の標準回路の作成、1録、呼出しに関するシ
ステムプログラムの概要を示すフローチャート、第4図
は標準回路の一例を示すラダー図である。 1・・・・・・・・・CPU 2・・・・・・・・・システムプログラムメモリ3・・
・・・・・・・システムデータメモリ4・・・・・・・
・・ユーザプログラムメモリ5・・・・・・・・・キー
ボード 6・・・・・・・・・CR7表示装置 9・・・・・・・・・標準回路メモリ 56・・・・・・シンボルキー 18− 第3図A 第3図B

Claims (1)

    【特許請求の範囲】
  1. (1)作成されたユーザプログラムを回路図の形でCR
    T等に表示するプログラマブル・コントローラの図示式
    プログラミング装置において、回路素子番号等が未登録
    の未完成プログラムを記憶する記憶手段と、この記憶手
    段に記憶された未完成プログラムを読出して回路図の形
    で表示し、かつイのプログラム中の未登録の回路素子番
    号の表示位置をブランクとする表示制御手段と、この表
    示−IilJ御手段にて表示された未完成プログラムの
    回路図表示に対して追加および修正入力を加えてプログ
    ラムを完成させるための入力手段とを備えたことを特徴
    とするプログラマブル・コントローラの図示式プログラ
    ミング装置。
JP20413081A 1981-12-16 1981-12-16 プログラマブル・コントロ−ラの図示式プログラミング装置 Pending JPS58105302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20413081A JPS58105302A (ja) 1981-12-16 1981-12-16 プログラマブル・コントロ−ラの図示式プログラミング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20413081A JPS58105302A (ja) 1981-12-16 1981-12-16 プログラマブル・コントロ−ラの図示式プログラミング装置

Publications (1)

Publication Number Publication Date
JPS58105302A true JPS58105302A (ja) 1983-06-23

Family

ID=16485322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20413081A Pending JPS58105302A (ja) 1981-12-16 1981-12-16 プログラマブル・コントロ−ラの図示式プログラミング装置

Country Status (1)

Country Link
JP (1) JPS58105302A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6137548U (ja) * 1984-08-06 1986-03-08 トヨタ自動車株式会社 シ−ケンス回路設計装置
JPS62259104A (ja) * 1986-05-06 1987-11-11 Toshiba Corp シ−ケンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750008A (en) * 1980-09-08 1982-03-24 Hitachi Ltd Sequence generator
JPS57185508A (en) * 1981-05-11 1982-11-15 Sharp Corp Sequence control program provided with program pattern callout function
JPS581207A (ja) * 1981-06-26 1983-01-06 Mitsubishi Electric Corp プログラマブル用プログラミング装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750008A (en) * 1980-09-08 1982-03-24 Hitachi Ltd Sequence generator
JPS57185508A (en) * 1981-05-11 1982-11-15 Sharp Corp Sequence control program provided with program pattern callout function
JPS581207A (ja) * 1981-06-26 1983-01-06 Mitsubishi Electric Corp プログラマブル用プログラミング装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6137548U (ja) * 1984-08-06 1986-03-08 トヨタ自動車株式会社 シ−ケンス回路設計装置
JPH0421152Y2 (ja) * 1984-08-06 1992-05-14
JPS62259104A (ja) * 1986-05-06 1987-11-11 Toshiba Corp シ−ケンサ

Similar Documents

Publication Publication Date Title
US4455619A (en) Interactive equipment for computer programming by linkage of labeled block representations of arithmetic/logical subprograms
KR950012071B1 (ko) 정보처리 시스템
JPS60262204A (ja) プログラマブル・コントロ−ラ
JPH08179817A (ja) 工作機械用表示操作装置
JPS58105302A (ja) プログラマブル・コントロ−ラの図示式プログラミング装置
EP0148948A1 (en) Method of setting date in numerical control apparatus
JPS6211369B2 (ja)
JPH0580814A (ja) プログラマブルコントローラ用プログラミング装置
JPS58163036A (ja) 文書作成装置
JPH0519817A (ja) シーケンス・プログラムの編集方式
JP2700001B2 (ja) キャラクタデータ出力装置
JP3123720B2 (ja) プログラマブルコントローラのプログラミング方法及びプログラミング装置
EP0386260A1 (en) Sequence program editing system
JP2653409B2 (ja) プログラマブルコントローラのプログラム開発装置
JPS5884306A (ja) プログラマブル・コントロ−ラのプログラミング装置
JPH0443281B2 (ja)
JPH0472244B2 (ja)
JP3067166B2 (ja) デジタル調節器
JP2697901B2 (ja) 文字処理装置
JPH0228757A (ja) 文書作成装置
JPS581207A (ja) プログラマブル用プログラミング装置
JPS6376060A (ja) デ−タ入力処理方式
JP2862369B2 (ja) 画像表示制御装置
JPH01236309A (ja) 数値制御装置の表示装置
Guenette et al. Introducing TI BASIC