JPS58105287A - 文字パタ−ン出力方式 - Google Patents
文字パタ−ン出力方式Info
- Publication number
- JPS58105287A JPS58105287A JP20475481A JP20475481A JPS58105287A JP S58105287 A JPS58105287 A JP S58105287A JP 20475481 A JP20475481 A JP 20475481A JP 20475481 A JP20475481 A JP 20475481A JP S58105287 A JPS58105287 A JP S58105287A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- pattern
- code
- character
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はドツト・マトリックスで表わされる文字、%に
発音打付文字を出力する方式に関する。
発音打付文字を出力する方式に関する。
従来、OR?キャラクタディスプレイやプリンター等に
おいて、文字や記号!ドツトで表示したり印字するもの
は、第3図に示すようなパターンをROMlIC記憶し
たもの所謂キャラクタ−ゼネレーターをそなえる。
おいて、文字や記号!ドツトで表示したり印字するもの
は、第3図に示すようなパターンをROMlIC記憶し
たもの所謂キャラクタ−ゼネレーターをそなえる。
この従来装置のブロック図を第1図に表わす。
lはRAMからなる文字符号°す7レツシ島メモリ、コ
はロウ・アドレスカウンタ、3はROMからなる文字パ
ター7メモリ、ダは文字パター/をパラレルからシリア
ル忙変換するパラレル/シリアル変換回路、//は情報
として入角する文字符号、12は文字パター7メモリ3
のアドレスとして与えられる文字符号リフレッシ畠メモ
リの出力、/3は文字パター7メモリ3のロウ・アドレ
スとして与えられるロウ・アドレスカラン!出カ、14
/ハ文字パターンメモリ出力(ハラレル文字パターy)
、tsll ハラL/ J/ / シr)アル変換回路
出方のシリアル文字パターンである。
はロウ・アドレスカウンタ、3はROMからなる文字パ
ター7メモリ、ダは文字パター/をパラレルからシリア
ル忙変換するパラレル/シリアル変換回路、//は情報
として入角する文字符号、12は文字パター7メモリ3
のアドレスとして与えられる文字符号リフレッシ畠メモ
リの出力、/3は文字パター7メモリ3のロウ・アドレ
スとして与えられるロウ・アドレスカラン!出カ、14
/ハ文字パターンメモリ出力(ハラレル文字パターy)
、tsll ハラL/ J/ / シr)アル変換回路
出方のシリアル文字パターンである。
例えば、ウムラウト付A(独語)表示または印字するた
めには、第3図のようなパターンを文字パターンメモリ
(ROM)jに記憶していた。そしてウムラウト付人に
固有の符号が与えられておられていた。
めには、第3図のようなパターンを文字パターンメモリ
(ROM)jに記憶していた。そしてウムラウト付人に
固有の符号が与えられておられていた。
このように記憶された文字パターンメモリ(ROM)j
を用いて、シリアル文字ノリーンを出力するが、文字符
号としてウムラウト付Aが入角された場合だけ、シリア
ル文字パターンとしてウムラウト付人が得られる。
を用いて、シリアル文字ノリーンを出力するが、文字符
号としてウムラウト付Aが入角された場合だけ、シリア
ル文字パターンとしてウムラウト付人が得られる。
A、ウムラウト単独のパター7も得られるが、合成され
たものはウムラウト付ム符号が入角された場合だけであ
る。このことは、文字符号として用いた全ての文字に対
して符号を付与して黄がなければならないことを章It
7′する。つまり文字符号をlバイト(Byte )で
7バイトf knitを連用[、″た場合にコ・=2#
@の文字しか扱えないことKなろ。
たものはウムラウト付ム符号が入角された場合だけであ
る。このことは、文字符号として用いた全ての文字に対
して符号を付与して黄がなければならないことを章It
7′する。つまり文字符号をlバイト(Byte )で
7バイトf knitを連用[、″た場合にコ・=2#
@の文字しか扱えないことKなろ。
このように従来装置においてけ、l+多くの発音符付文
字を発音符付のままドツト・パターンと1゜て文字パタ
ーンメモリ(ROM)Jに持っているので、下記の次点
がある。
字を発音符付のままドツト・パターンと1゜て文字パタ
ーンメモリ(ROM)Jに持っているので、下記の次点
がある。
■ パターンを配憶する文字パターンメモリ(uciM
)Jの容量を多く必要とする′。
)Jの容量を多く必要とする′。
@ 文字符号リフレツV−メモリ(RAM)/がrbi
t(=/B7t・)でリード/ライトできる構成である
とすると、Lけ種に限定された少いパターンしか、アク
セスできない。
t(=/B7t・)でリード/ライトできる構成である
とすると、Lけ種に限定された少いパターンしか、アク
セスできない。
ここにおいて本発明は、従来の不具合を克服するために
、前記11種の符号を組み合わせて用いることでそれ以
上の文字が扱えることに着目し、基本文字用2発音符用
それぞれのリアレッジ−メモリ(RAM)、パターン記
憶メモリ(ROM)を持つことにより、数多くのパター
ンを少いROM容量で出力で傘るよう和した文字シく゛
ターン出力方式を擾伊することを、その目的とする。
゛第2図け、本発明の一実施例の構成を示すブロック
図である。
、前記11種の符号を組み合わせて用いることでそれ以
上の文字が扱えることに着目し、基本文字用2発音符用
それぞれのリアレッジ−メモリ(RAM)、パターン記
憶メモリ(ROM)を持つことにより、数多くのパター
ンを少いROM容量で出力で傘るよう和した文字シく゛
ターン出力方式を擾伊することを、その目的とする。
゛第2図け、本発明の一実施例の構成を示すブロック
図である。
@2図において、−7は基本・文字/発音符判別回路、
nは基本文字符号をb−ドで1憶する基本文字i号り7
レツシーメモIJ(RAla)IJは発音符号を記憶す
る発音符符号り7レツシ瓢メモリ(RAM)、7は基本
文字゛をドツトパターンで記憶する基本文字パターンメ
モリ(ROM)、xは発音符をドツトパターンで記憶す
る発音符パターンメモ17(ROM)、、24は論理和
回路、20/は基本文字符号、コOコは発音符符号、コ
01は、基本文字パターンメモJJ(ROM)評へのア
ドレスとして与えられる基本文字符号り7レツシーメモ
リ(RAM)JJの出力、コour発音符パターンメモ
リ(ROM)gへのアドレスとして与えらルる発音符符
号すフレッシ島メモリ(ItAM)おの出方、−〇jは
基本文字パターンメモリ(ROM):wからの基本文字
パターンのノ(ラレル出力、−〇6は全音符ハターンメ
モリ(RoM)xからの発音符パターンのパラレル出力
である。
nは基本文字符号をb−ドで1憶する基本文字i号り7
レツシーメモIJ(RAla)IJは発音符号を記憶す
る発音符符号り7レツシ瓢メモリ(RAM)、7は基本
文字゛をドツトパターンで記憶する基本文字パターンメ
モリ(ROM)、xは発音符をドツトパターンで記憶す
る発音符パターンメモ17(ROM)、、24は論理和
回路、20/は基本文字符号、コOコは発音符符号、コ
01は、基本文字パターンメモJJ(ROM)評へのア
ドレスとして与えられる基本文字符号り7レツシーメモ
リ(RAM)JJの出力、コour発音符パターンメモ
リ(ROM)gへのアドレスとして与えらルる発音符符
号すフレッシ島メモリ(ItAM)おの出方、−〇jは
基本文字パターンメモリ(ROM):wからの基本文字
パターンのノ(ラレル出力、−〇6は全音符ハターンメ
モリ(RoM)xからの発音符パターンのパラレル出力
である。
本発明は、例えば
ドイツ語 A a、Oo、Uuフランス語
e、a シ こ /%♂16貨。
e、a シ こ /%♂16貨。
99 その他
忰り語 ′ 員
等で使われる数多くの発音符付の全ての文字種に対応で
きるような文字パターンを発生で大る。
きるような文字パターンを発生で大る。
すなわち、本発明は第参図の基本文字、第3図の発音符
それぞれ分けた形で基本文字パターンメモリ(ROM)
7.発音符パターンメモリ(ROM)23に記憶してい
る。したがって、第3図のように組合わせた形ではRO
M7あるいはおに記憶していない、しかして、基本文字
ムに発音符のウムラウトが付いた文字符号//が基本文
字/発音符判別回路νに送られる。基本文字Aであるこ
とがそこで判別され、基本文字符号コ0/として基本文
字符号り7レツシ^メモリ(RAM)JJに送られ、F
憶される。また1発音符つムラウトの符号はそこで判別
され発音符符号すフレフシ番メモリ(RAM)ffのA
と対応する位置に記憶される。
それぞれ分けた形で基本文字パターンメモリ(ROM)
7.発音符パターンメモリ(ROM)23に記憶してい
る。したがって、第3図のように組合わせた形ではRO
M7あるいはおに記憶していない、しかして、基本文字
ムに発音符のウムラウトが付いた文字符号//が基本文
字/発音符判別回路νに送られる。基本文字Aであるこ
とがそこで判別され、基本文字符号コ0/として基本文
字符号り7レツシ^メモリ(RAM)JJに送られ、F
憶される。また1発音符つムラウトの符号はそこで判別
され発音符符号すフレフシ番メモリ(RAM)ffのA
と対応する位置に記憶される。
基本文字符号リフレッシ−メモリ(RAM)!!および
全音符符号リフレッシ島メモリ(RAM)Q?に1情さ
れた各符号は、図示しない制御回路により両方のRAM
、IJ、−が同時に順番に読み出される。それらの出力
コ03 、2041はおのおのアドレスとして基本文字
バター/メモリ(ROM)、21I。
全音符符号リフレッシ島メモリ(RAM)Q?に1情さ
れた各符号は、図示しない制御回路により両方のRAM
、IJ、−が同時に順番に読み出される。それらの出力
コ03 、2041はおのおのアドレスとして基本文字
バター/メモリ(ROM)、21I。
発音符パター/メモリ(ROM)25に与えられる。
ROMJc、Q5へはさらにロウアドレスカウンーーに
よりロウアドレスが与えられる。RAMu、、υおよび
ロウアドレスカランタコからの両アドレスにより出力し
たパターノコ01 、コ04はカラムの同一ビットごと
にORをとるために論理和回路ツに入力される。
よりロウアドレスが与えられる。RAMu、、υおよび
ロウアドレスカランタコからの両アドレスにより出力し
たパターノコ01 、コ04はカラムの同一ビットごと
にORをとるために論理和回路ツに入力される。
論理和回路易の出力/4’はパラレル/シリアル変換回
路ダに送られパラレルからシリアルへの変換がなされる
。かくして、シリアル文字パターン13が得られる。
路ダに送られパラレルからシリアルへの変換がなされる
。かくして、シリアル文字パターン13が得られる。
以上説明したように、本発明によれば、基本文字1発音
符と分けてパターンを持つため、パターンメモリの容量
が少なくてすみ、多くの文字種が扱える効果がある。
符と分けてパターンを持つため、パターンメモリの容量
が少なくてすみ、多くの文字種が扱える効果がある。
第1図に従来製置のブロック図、第2図は本発明の一実
施例の晴成を示すブロック図、第3rfi。 第参図、第j図は文字符号および音符符号の説明図であ
る。 ハ・・文字符号リフレッシ−メモリ(RAM)、コ・・
・ロウ・アドレスカウンタ、3・・・文字パターンメモ
リ、l・・・パラレル/シリアル変換回路、コト・・基
本文字7発音符判別p1路、n・・・基本文字符号り7
レツシ島メモリ、(RAM)、23・・・全音符符号リ
フレッシ島メモリ(RAM)、、%!・・・基本文字パ
ターンメモリ(ROM)、#・・・発音符パターンメモ
リ(ROM)、jJ・・・論理和回路。 出願人代理人 猪 最 清第3図 カラム 第4図 第5図
施例の晴成を示すブロック図、第3rfi。 第参図、第j図は文字符号および音符符号の説明図であ
る。 ハ・・文字符号リフレッシ−メモリ(RAM)、コ・・
・ロウ・アドレスカウンタ、3・・・文字パターンメモ
リ、l・・・パラレル/シリアル変換回路、コト・・基
本文字7発音符判別p1路、n・・・基本文字符号り7
レツシ島メモリ、(RAM)、23・・・全音符符号リ
フレッシ島メモリ(RAM)、、%!・・・基本文字パ
ターンメモリ(ROM)、#・・・発音符パターンメモ
リ(ROM)、jJ・・・論理和回路。 出願人代理人 猪 最 清第3図 カラム 第4図 第5図
Claims (1)
- 【特許請求の範囲】 1、発音打付文字を含むρット・vトリックスで表わさ
れる文字を出力する方式において、a、入力する文字符
号から基本文字あるいは発音符を判別す9る基本文字/
発音符判別回路と。 b、 この基本文字/発音符判別回路からの出力の基本
文字符号をコードで記憶するRAMからなる基本文字荷
号すフレッシ島メモリと、C0前記基本文字/発音符判
別回路からの出力の発音符符号を1憧するRAMからな
る発音符符号すフレッシ瓢メモリと、 d、基本文字をドツトパターンで記憶するROMからな
る基本パターンメモリと、 06発音符をドツトパターンで記憶するROMからなる
発音符パターンメモリと、 f、前記基本文字符号リフレンジ−メモリと前記発音符
号リフレッシ為メモリをlW1時に読み出す制御回路と
、それらリアレフシーメモリの出力がそれぞれ前記基本
文字パターンメモリ、前記発音符パターンメモリのアド
レスとして与えられ、これらパl−7メモリから軌み出
す符号のロウまたはカラ五tそれらパターンメモリへの
アドレスとして与えるアト°レスカウンタと、 g、 前記バター7メモリ出力の論理和をとる論理和回
路と、 h、この論理和回路出力をパラレルからシリアルKll
”換するパラレル/シリアル変換回路と、から構成され
ることを特徴とする文字パターン出力方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20475481A JPS58105287A (ja) | 1981-12-18 | 1981-12-18 | 文字パタ−ン出力方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20475481A JPS58105287A (ja) | 1981-12-18 | 1981-12-18 | 文字パタ−ン出力方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58105287A true JPS58105287A (ja) | 1983-06-23 |
Family
ID=16495782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20475481A Pending JPS58105287A (ja) | 1981-12-18 | 1981-12-18 | 文字パタ−ン出力方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58105287A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196190A (ja) * | 1989-12-26 | 1991-08-27 | Fujitsu Ltd | ビットマップメモリの多重化制御方式 |
-
1981
- 1981-12-18 JP JP20475481A patent/JPS58105287A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196190A (ja) * | 1989-12-26 | 1991-08-27 | Fujitsu Ltd | ビットマップメモリの多重化制御方式 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4468141A (en) | Character generator | |
JPS5937508B2 (ja) | 文字パタ−ンの発生装置 | |
JPS58105287A (ja) | 文字パタ−ン出力方式 | |
JPS6363913B2 (ja) | ||
JPS60144786A (ja) | 符号付文字パタ−ン合成出力方式 | |
JPS58169179A (ja) | キヤラクタジエネレ−タ制御方式 | |
JPS59116782A (ja) | 文字信号等発生装置 | |
JPS6173990A (ja) | 文字パタ−ン発生器 | |
JPH0486274A (ja) | パターン発生方式 | |
JPS62146642A (ja) | 印字デ−タの拡大処理装置 | |
JPS5829513B2 (ja) | 特殊文字選択制御法 | |
JPS6353589A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
JPS6353592A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
JPH08185493A (ja) | 2次元コード方式のカードシステム | |
JPS58123590A (ja) | 作譜装置 | |
JPH03261573A (ja) | 縮小印字装置 | |
JPS6049433A (ja) | 外字パタ−ン登録方式 | |
JPS63143591A (ja) | ドツト文字パタ−ンの表示装置 | |
JPS6353591A (ja) | キヤラクタジエネレ−タのアクセス回路 | |
JPS6271658A (ja) | プリンタ制御装置 | |
JPS58202489A (ja) | 表示装置 | |
JPS59186024A (ja) | 文字処理装置 | |
JPH03281363A (ja) | 文書出力装置 | |
JPS584431A (ja) | 漢字プリンタ装置 | |
JPH04270479A (ja) | バーコードプリンタ及びその制御方法 |