JPS58101440A - 半導体装置における配線の接続方法 - Google Patents
半導体装置における配線の接続方法Info
- Publication number
- JPS58101440A JPS58101440A JP20051581A JP20051581A JPS58101440A JP S58101440 A JPS58101440 A JP S58101440A JP 20051581 A JP20051581 A JP 20051581A JP 20051581 A JP20051581 A JP 20051581A JP S58101440 A JPS58101440 A JP S58101440A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- semiconductor device
- point
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置における配線の接続方法に関する
ものである。
ものである。
従来の配線の接続方法としては１ｓ１図に示す方法があ
った。第１図Ａは端子ａおよびｂを結ぶ配線Ｉと、端子
Ｃおよびｄを結ぶ配線■とが０点で絶縁されて交差され
ている例である。このため配線■と配線■とは電気的に
絶縁されている。第１図Ｂは配線Ｉと配線■とを電気的
に接続するために、配線Ｉと配線■との交差点にコンタ
クトまたはスルーホールを形成した例である。
った。第１図Ａは端子ａおよびｂを結ぶ配線Ｉと、端子
Ｃおよびｄを結ぶ配線■とが０点で絶縁されて交差され
ている例である。このため配線■と配線■とは電気的に
絶縁されている。第１図Ｂは配線Ｉと配線■とを電気的
に接続するために、配線Ｉと配線■との交差点にコンタ
クトまたはスルーホールを形成した例である。
このように、半導体装置の製造過程のウェハプロセスの
途中工程のコンタクトパターンまたはスルーホールパタ
ーンの形成の有無で、配ＩＩと配ｌ１Ｉｎとの接続、非
接続が行なわれていた。
途中工程のコンタクトパターンまたはスルーホールパタ
ーンの形成の有無で、配ＩＩと配ｌ１Ｉｎとの接続、非
接続が行なわれていた。
第２図は端子ａおよびｂを結ぶ配線Ｉと、端子Ｃとを電
気的に接続するために、配線Ｉ上のｄ点と端子Ｃとを配
線■で接続し、ｄ点にコンタクトまたは翫ルーホールを
形成した例である。このような半導体装置においてウェ
ハプロセス工程の完了後に、端子Ｃと配線■を切断した
い状況になったとき、仮ｋＫ端子Ｃを配線Ｉと交差する
配線を用いて他の端子に接、続する必要があっても配線
■を利用してこれを達成できる余地がないので、配線■
そのものはレーザ光線などを用いて切断してい友。
気的に接続するために、配線Ｉ上のｄ点と端子Ｃとを配
線■で接続し、ｄ点にコンタクトまたは翫ルーホールを
形成した例である。このような半導体装置においてウェ
ハプロセス工程の完了後に、端子Ｃと配線■を切断した
い状況になったとき、仮ｋＫ端子Ｃを配線Ｉと交差する
配線を用いて他の端子に接、続する必要があっても配線
■を利用してこれを達成できる余地がないので、配線■
そのものはレーザ光線などを用いて切断してい友。
従来の半導体装置は以上のように構成されているので、
交差する配線を電気的に接続するか、絶縁するかは、ウ
ェハプロセス工程の途中で決定されねばならなかった。
交差する配線を電気的に接続するか、絶縁するかは、ウ
ェハプロセス工程の途中で決定されねばならなかった。
この発明は上記のような交差する配線の電気的接続また
は絶縁を、ウェハプロセス工程完成後に自由に行なうこ
とのできる配線の接続方法を提供することを目的として
いる。
は絶縁を、ウェハプロセス工程完成後に自由に行なうこ
とのできる配線の接続方法を提供することを目的として
いる。
以下、この発明の一実施例を図について説明する。第３
図において、端子ａ＆よびｂを結ぶ配線■と、端子Ｃお
よびｄを結ぶ配線■とが、０点で交差している。６点で
は配線Ｉと配線■とは電気的に絶縁されている。配線Ｉ
と配線■とを電気的に接続するために、配ＩＩＩ上のｆ
点と配線■上のｇ点とを配線■で接続する。
図において、端子ａ＆よびｂを結ぶ配線■と、端子Ｃお
よびｄを結ぶ配線■とが、０点で交差している。６点で
は配線Ｉと配線■とは電気的に絶縁されている。配線Ｉ
と配線■とを電気的に接続するために、配ＩＩＩ上のｆ
点と配線■上のｇ点とを配線■で接続する。
第３図のような構成によって、ウエノ・プロセス工程完
了段階で、配線■と配線■とは、交差点では物理的に絶
縁されていて、かつ、配線■によって電気的に接続され
ている。このためウェハプロセス工程完了段階で、配線
■と配線■とを電気的に絶縁させかつ、配線■と配線■
を交差させたいときは、配線■をレーザ光線で切断すれ
ばよい。
了段階で、配線■と配線■とは、交差点では物理的に絶
縁されていて、かつ、配線■によって電気的に接続され
ている。このためウェハプロセス工程完了段階で、配線
■と配線■とを電気的に絶縁させかつ、配線■と配線■
を交差させたいときは、配線■をレーザ光線で切断すれ
ばよい。
なお、上記実施例では、配線■を配線１．配線■と区別
したが、配線■を配線Ｉまたは配線■の枝分かれとして
もよい０配線■が配線■の枝分かれのときは配線Ｉの枝
分かれ点ｆが、交差点ｅと一致しても、この交差点では
配線■と配線■が物理的に絶縁されていればよい。
したが、配線■を配線Ｉまたは配線■の枝分かれとして
もよい０配線■が配線■の枝分かれのときは配線Ｉの枝
分かれ点ｆが、交差点ｅと一致しても、この交差点では
配線■と配線■が物理的に絶縁されていればよい。
以上のように、この発明によれば、交差する配線の電気
的接続、非接続を半導体装置のウニ・・プロセス工程完
了後に決定できるため、ウニＩ・プロセス工程を完了し
た半導体装置を購入した需要者でも半導体装置内の配線
の結線状態を自由に決定できるという画期的な効果があ
る。
的接続、非接続を半導体装置のウニ・・プロセス工程完
了後に決定できるため、ウニＩ・プロセス工程を完了し
た半導体装置を購入した需要者でも半導体装置内の配線
の結線状態を自由に決定できるという画期的な効果があ
る。
第１図Ａは従来の半導体装置における交差配線例を示す
パターン図、第１図Ｂは同じ〈従来の交差接続配線例を
示すパターン図、第２図は同じ〈従来の交差しない接続
配線例を示すパターン図、第３図はこの発明の方法によ
る接続配線例を示すパターン図である。 図において、■は第１の配線、■は第２の配線、■は第
３の配線である。 なお、図中同一符号は同一または相当部分を示す０ 代理人 葛野信−（外１名） 第１図 Ａ Ｂ 第３図
パターン図、第１図Ｂは同じ〈従来の交差接続配線例を
示すパターン図、第２図は同じ〈従来の交差しない接続
配線例を示すパターン図、第３図はこの発明の方法によ
る接続配線例を示すパターン図である。 図において、■は第１の配線、■は第２の配線、■は第
３の配線である。 なお、図中同一符号は同一または相当部分を示す０ 代理人 葛野信−（外１名） 第１図 Ａ Ｂ 第３図
Claims (2)
- （１）半導体装置の基板表面に設けられ互いに絶縁され
て交差する第１の配線およびｊｌｉ２の配線の間を、少
くともその一方と上記交差する点以外の点で接続された
第３の配線で接続し、必要に応じて上記第３の配線を存
続または切断することによって上記第１の配線と上記第
２の配線との間を接続または絶縁状態に保持するように
することを特徴とする半導体装置における配線の接続方
法。 - （２）第３の配線の切断にレーザ光線による溶断を用い
ることを特徴とする特許請求の範囲第１項記載の半導体
装置における配線の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20051581A JPS58101440A (ja) | 1981-12-11 | 1981-12-11 | 半導体装置における配線の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20051581A JPS58101440A (ja) | 1981-12-11 | 1981-12-11 | 半導体装置における配線の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58101440A true JPS58101440A (ja) | 1983-06-16 |
Family
ID=16425590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20051581A Pending JPS58101440A (ja) | 1981-12-11 | 1981-12-11 | 半導体装置における配線の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101440A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228280A (en) * | 1975-08-28 | 1977-03-03 | Toshiba Corp | Semiconductor device |
| JPS55104882A (en) * | 1979-01-26 | 1980-08-11 | Happich Gmbh Gebr | Tiltable ash tray |
-
1981
- 1981-12-11 JP JP20051581A patent/JPS58101440A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228280A (en) * | 1975-08-28 | 1977-03-03 | Toshiba Corp | Semiconductor device |
| JPS55104882A (en) * | 1979-01-26 | 1980-08-11 | Happich Gmbh Gebr | Tiltable ash tray |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673966A (en) | Semiconductor integrated circuit | |
| JPH0328683B2 (ja) | ||
| JPS621247A (ja) | 半導体装置の製造方法 | |
| JPS58101440A (ja) | 半導体装置における配線の接続方法 | |
| JPS5887848A (ja) | 半導体装置 | |
| JPH03108309A (ja) | チツプ構造の固体電解コンデンサ及びその製法 | |
| JP2634518B2 (ja) | 配線接続方法 | |
| KR0135046B1 (ko) | 최종 공정이 끝난 반도체 회로의 선택적 연결방법 | |
| JPS61134030A (ja) | 半導体集積回路装置 | |
| JPH0227732A (ja) | 低抵抗配線接続加工方法 | |
| JP2602952Y2 (ja) | 回路基板相互間の接続構造 | |
| JPS63281445A (ja) | ウェ−ハ集積回路の製造方法 | |
| JPH022121A (ja) | 配線パターン | |
| JPS5919346Y2 (ja) | 端子金具と電線との分岐接続部 | |
| JPH0624980Y2 (ja) | 変圧器の低圧幹線分岐構造 | |
| JPH04101610A (ja) | ユニット建物におけるカプセルユニット間相互の電気的接続構造 | |
| JPS6217729Y2 (ja) | ||
| JPH04320093A (ja) | パッドの接続方法 | |
| JPH11145403A (ja) | 半導体集積回路 | |
| JPH0193133A (ja) | 半導体装置の製造方法 | |
| JPH11215650A (ja) | 屋内配線用接続箱 | |
| JPH0537107A (ja) | 電気回路基板 | |
| JPS6190460A (ja) | 半導体装置 | |
| JPH02130887A (ja) | プリント配線板 | |
| JPS63188899A (ja) | プログラム用配線装置 |