JPS58101353A - プログラムデバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロコンピュータ等を用＾た蓄積プログラ
ム制御方式の装置のプログラムをデバッグするためのデ
バッグ装置に関する。

プログラムは通常第１図に示すように下位アＰレスから
上位アドレスに向って連続して流れているが、その途中
、途中に別のアドレスへ不連続で移る条件ジャンススキ
ップあるいは無条件ジャンプという機能をもっている。

グログラムのデバッグの手段として、実際にプログラム
がどのようなフローを通ったかということを調べる方法
がある。

従来、このようにフローを追っていく丸めのデバッグ装
置としてはロジックレコーダというものが曳く知られて
いる。

このロジックレコーダは第意図に示す通りで。

手動スター）ＩＫよって論理積ゲート６が開き、クロッ
ク発生部４からのクロックによシアドレス情報を記憶部
鵞に順次書込み１手動ストップ９あるいはトリガストッ
プＩＯＫより書込みを停止し、その記憶内容を読出し制
＃Ｉｉ３によって出力部７に出力するように構成されて
おシ、フローを追うためのアドレス情報がプログラムの
内容と無関係にサンプリングされる。そのために次に述
べるように主として２つの大きな問題があ）、実際のデ
バッグには使用が困難であった。

■　サンプリングするデータの数が非常に多いためそれ
を記憶するため装置が大がかりにな砂高価となる。

■　記憶したデータをもとに実際に動作したフローを調
べるのに、情報が多すぎ、しかも不要な情報がほとんど
であるので解析に時間がかかる。

本発明の目的はこのような欠点を解決するためプログラ
ムのアドレスの不連続なところのみに注目して７ａ−を
追うに必要なデータのみを記憶するプログラムデバッグ
装置を提供するととＫある。

前記目的を達成するために本発明によるプログラムデバ
ッグ装置は蓄積プログラム制御方式の装置のプログラム
をデバッグするためのデバッグ装置において、スタート
信号によって１を出力し１手動ストップ信号または電気
的ストップトリガ信号またはアドレスデコーダスト。ツ
ブ信号のいずれかｋよってＯを出力するスタートストッ
プ制御部と、データバスおよび制御パスを入力としてプ
ログラム実行のアドレスが不連続になるジャンプ命令ま
たはスキップ命令ｔデコードして、その１つ後の命令の
タイミングで出力を出すインストラクションデコーダと
、ストップさせるアドレスを設定するためのストップア
ドレス設定部と、アドレスバスと前記ストップアドレス
設定部の設定アー）°レスを入力としてデコードし、前
記アドレスバスからのアト０レスと設定アドレスの一致
によ）前記アドレーデコーダストップ信号を出力するア
ドレスデコーダと、前記スタートストップ制御部の１出
力によ）前記インストラクションデコーダ出力を通過さ
せ、Ｏ出力によシゲートを閉じる論理積ゲートと、記憶
部と、前記論理積ゲートを通過したインストラクション
デコーダ出力で前記記憶部ヘアドレスパスの内容を書込
む制御部と、前記記憶部の内容を表示出力する表示部ま
たは印字出力部と、前記記憶部から前記表示部または印
字出力部へ出力するための制御を行なう制御部とから構
成しである。

前記構成によれば本発明の目的を完全に達成することが
できる。

以下１図面等を参照して本発明をさらに詳しく説明する
。

コンピュータの命令を見ると第１図で示すように処理中
にアドレスを不連続に変化させる丸めのものがいくつか
ある。

たとえば日本電気株式会社（ＮｇＯ）製のマイコンμＰ
Ｄ８０８０ＡＤでは ＪＭＰ、ＪＺ、ＪＮＺ、ＪＮＯ，ＪＯ，ＪＰＯ。

ＪＰＥ、ＪＰ、ＪＭ （’）ＡＬＬ、ＯＮＺ、ＯＺ、ＯＮＯ，００，ＯＰＯ。

ｏｐｇ、ＯＰ、ＯＭ ＢＥＴ、ＲＮＺ、ＲＺ、Ｒ，ＮＯ，ＲＯ，ＲＰＯ。

ＲＰＥ、ＲＰ、ＲＭ、Ｒ８Ｔ の命令がそうである。

データバスと制御パスをみれば命令の内容および命令の
タイミングがわかる。

そこで上記ジャンプ命令のデコーダ管もっていればアド
レスの・不連続になる１つ前のタイミングがわかる。そ
してそれらの命令の次の命令を実行するときくそのアド
レスをみれば、それが不連続に変化した新しいアドレス
であることがわかる。

インストラクションデコーダでは上記のジャンプ命令等
の１つ次の命令のタイミングで出力を出す。

書き込み制御部ではインストラクションデコーダの出力
があるときくアドレスを記憶部に書き込む。これらデバ
ッグ装置の動作の開始は通常、手動でスイッチを操作す
ることによって行なわれるが、他の方法でも可能である
。

配憶部は容量の制限があるので、記憶部が一杯になると
新しいデータをかき込む毎に古いデータを捨てる。いわ
ゆる先入れ先出しくＦＡＣＴＩＮ　ＦＡ８Ｔ　ＯＵＴ　
）Ｋなっている。

し九がって必要なデータがとれればそれ以後記憶部内容
の更新を止めるようになっている。

そこでその機能を果すのがスタート・ストップ制御部で
書き込みを止める方法としては■手動 ■　外部条件によるトリガ ■　アドレスの内容による自動 ０３つの方法を用いている。

記憶したデータを解析するためにコンピュータの動作と
切り離して表示あるいはプリンタに印字を行なうよう圧
しである。

次に本発明の実施例を填３図を参照して説明する。図に
おいて、１＠、１７．１４がそれぞれデバッグの対象と
なる装置のデータバス、制御バス、アドレスバスである
。１８がインストラクションデコーダであり、２２がそ
の出力であ）、ジャンプ命令の１つ次の命令を実行する
タイミングで出力される。５がスタート・ストップ制御
部であり、８　、９　、１０．２２がそれぞれ手動スタ
ート信号１手動ストップ信号、トリガストップ信号、ア
ドレスデコーダストップ信号であυ、これらはすべてス
タート・ストップ制御部５へ入力される。６は論理積ゲ
ートであり、スタート・ストップ制御部出力２３が１に
なって匹るときすなわちスタート・ストップ制御部５の
入力のうち最後に手動スタート信号８が入力され九とい
う状態のときに信号２２を出力１５へ出す。１は書き込
み制御部であり信号１５によってアドレス情＄１４を記
憶部２へ書き込む。この動作している状態で９．１０．
２４のいずれかの入力がスタートス′トップ制御部５へ
入力されると、記憶部１７への書き込みは停止され、読
み出し制御部３が動作して表示出力部２０あるいは印字
出力部２１へ記憶部１７の内容を出力する。

以上、詳しく説明したように本発ｇＡＫよるプログラム
デバッグ装置はプログラムのフ四−を追うに必要なアド
レス情報、すなわち条件ジャンプ等により指定された不
連続なアドレス情報のみを記憶するので、装置が大がか
りにな）高価になるとか、解析に時間がかかる等の従来
の問題はすべて解決できる。

【図面の簡単な説明】

第１図はプログラムのフロー図、第２図は従来のデバッ
グ装置の一例を示すブロック図、第３図は本発明による
プログラムデバッグ装置の一実施例を示すブロック図で
ある。 １・・・書込み制御部　　　２・・・記憶部３・・・読
出し制御部　　４・・・クロック発生部５・・・スター
ト・ストップ制御部 ６・・・論理積ゲート １２・・・ストップアドレス設定部 １３・・・アドレスレコーダ １８・・・インストラクションデコーダ２０・・・表示
出力部　　２１・・・印字出力部特許出願人　　日本電
気株式会社 代理人　弁理士　井　ノ　ロ　　壽

Claims (1)

1. 【特許請求の範囲】 蓄積プログラム制御方式の装置のプログラムをデバッグ
   する丸めのデバッグ装置において。 スタート信号によって１を出力し、手動ストップ信号ま
   た社電気的ストップトリガ信号を九はアドレスデコーダ
   ストップ信号のいずれかによってＯを出力するスタート
   ストップ制御部と。 データバスおよび制御パスを入力としてプログラム奥行
   のアドレスが手違ｌ１ＩＫなるジャンプ命令オたはスキ
   ップ命令をデコードして、その１つ後の命令のタイミン
   グで出力を出すインストラクシ曹ンデコーダと、ストッ
   プさせるアドレスを設定するためのストップアドレス設
   定部と、アドレスバスと前記ストップアドレス設定１ｓ
   の設定アドレスを入力としてデコードし、前記アドレス
   バスからのアドレスと設定アドレスの一致によ如前記ア
   ドレスデコーダストップ信号な出力するアドレスデコー
   ダと、前記スタートストップ制御部の１出力により前記
   インストラクションデコーダ出力を通過させ、Ｏ出力に
   よりゲートを閉じる論理積ゲートと、記憶部と、前記論
   理積ゲートを通過したインストラクションデコーダ出力
   で前記記憶部ヘアドレスパスの内容を書込む制御部と、
   前記記憶部の内容を表示出力する表示部または印字出力
   部と、前記記憶部から前記表示部または印字出力部へ出
   力するための制御を行なう制御部とから構成したプログ
   ラムデバッグ装置。