JPS58213348A - ピツトスライス型マイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、ビットスライス型マイクロプロセッサに関す
る。特に、マイクロプログラム開発用制御回路金有する
マイクロプロセッサに関するものである。

〔従来技術の説明〕

従来のビットスライス型マイクロプロセッサは、マイク
ロプログラム開発用制御手段を有する構成ではないため
、プログラムを変更した場合等に装置の診断および動作
状態の確認または把握を行うことができず、外部から何
らかの開発装置を接続して診断等を行わなければならな
い欠点がある。

〔目的の説明〕

本発明はこの点を改良するもので、ビットスライス型マ
イクロプロセッサにマイクロプログラム開発用制御手段
を有する制御回路を内蔵することにより、その装置自身
で、動作状態の調査および把握を行うことを可能とした
ピットスライス型マイクロプロセッサを提供すること全
目的とする。

〔発明の要旨〕

本発明は、ビットスライス型マイクロプロセッサにおい
て、マイクロプログラムを記憶する書換え可能な記憶回
路金倉み、この実行の制御を行う手段と、マイクロプロ
グラムの実行方式を制御する手段と、内外部レジスタ情
報を把握する手段と、実時間でマイクロプログラムの実
行アドレスをトレースする手段と、種々のアドレストリ
ガーをかける手段とを備えたことを特徴とする。

〔実施例による説明〕

本発明の一実施例を図面に基づいて説明する。

図は本発明一実施例の要部ブロック構成図である。図に
おいて、１はマイクロプログラムシーケンサで、マイク
ロプログラム記憶回路（ＲＯＭ）２のアドレスを設定す
る。３は記憶回路２の内容を保持するマイクロワードレ
ジスタである。４はフラグ、ステータス等の情報を保持
するレジスタで、５はピットスライス型マイクロプロセ
ッサである。

図で６は本発明の特徴とするマイクロプログラム開発用
制御回路である。ここで７はプログラムがロードされる
ＲＡＭ’ｊ含み、このロードされたプログラムの実行を
制御する制御回路である。８はマイクロプログラムの実
行方式を制御する回路、９は、内外部レジスタの書込み
読出しの制Ｆ８を行うレジスタ制御回路である。１０は
実時間でマイクロプログラムの実行アドレスをトレース
するアドレス制御回路、１１は種々のアドレストリガー
をかけるトリガー制御回路である。

このような回路構成で、マイクロプログラム記憶回路２
０マイクロプログラムの内容（例えは、プログラムの一
部が変更されたときのその内容）はプログラムロード制
御回路７が信号線ａからそのマイクロプログラムの格納
されているアドレスをマイクロプログラムシーケンサ１
に設定し、信号線Ｃを介してマイクロワードレジスタ３
からプログラムロード制御回路７の内部の記憶回路（Ｒ
ＡＭ）にロードされる。このロード内容は信号線ｇＴｒ
介して表示器１２に表示される。また、このロードされ
たマイクロプログラムの内容を変更する場合は命令およ
びデータ、アドレス入力用のスイッチ回路１３を使用し
て信号線りからアドレスおよびデータ全プログラムロー
ド制御回路７に入力することにより記憶回路の内容全書
換えることが可能である。

マイクロプログラムの実行方式には通常動作方式と、１
マイクロ命令ずつ実行するステップ方式と、停止（ボル
ト）条件が満足される１で実行されるボルト方式と、ホ
ルト条件が満足されると強制的に最初のアドレスに戻り
再びそこから実行する強制ループ方式との４つの方式が
あり、このいずれによるかが実行方式制御回路８で選択
される。

内外部レジスタの書込み読出しの制御はレジスタ制御回
路９を使用して行われ、マイクロプロセッサ５の内容レ
ジスタの内容は信号線Ｃを介してマイクロワードレジス
タ３へ読出し等のマイクロ命令を送出して信号線すから
その内容全読出した先信号線ｄへ書込みデータを設定し
て書込みを行う。

外部のレジスタ４の内容は同様に信号線Ｃヘマイクロ命
令を送出して信号線ｅから信号組ｄ全通して読出したり
、信号線すへ書込みデータ全設定して書込みを行う。

マイクロプログラムの実行アドレスは、マイクロプログ
ラム記憶回路２を使用して実行されている場合には信号
線ａｔ−通して、また、マイクロプログラムをロードし
たプログラムロード制御回路７の内部の記憶回路全使用
して実行されている場合にぺ信号線ｆ全通して、アドレ
ス制御回路１０の内部のアドレストレース用記憶回路に
実時間で書込まれる。その内容はマイクロプログラムが
停止したとき表示器１２に表示される。

また、トリガー制御回路１１では指定されたアドレスで
トリガー条件またはホルト条件を成立させる。途中の指
定アドレス通過後上記条件成立可能となる方式と、上記
条件を成立させる指定アドレスを指定回数計数後上記条
件成立可能となる方式と、これら２方式を組合せた方式
のいずれか全選択する。

このように本発明は、プログラム開発用制御回路６金装
置内に内蔵するため、入力スイッチ回路１３から命令お
よびデータ、アドレス全入カシてマイクロプログラム全
実行させることが可能であり、また実行中のプログラム
に対する各種情報が表示器１２ｔ−通して認識可能とな
る。

〔効果の説明〕

以上のように本発明によれば、ビットスライス型マイク
ロプロセッサにマイクロプログラム開発用制御回路全内
蔵する構成とした。したがって、現在実行中のマイクロ
プロゲラ、ムを認識することができるので、装置の動作
状態の調査および把握を行うことができる効果がある。

【図面の簡単な説明】

図は本発明一実施例の要部ブロック構成図。 １・−゛マイクロプログラムシーケンス、２・−・マイ
クロプログラム記憶回路、３・・・マイクロワードレジ
スタ、４・−・レジスタ、５・・・マイクロプロセッサ
、６・・・プログラム開発用制御回路、７・・・プログ
ラムロード制御回路、８・・・実行方式制御回路、９・
・・レジスタ制御回路、１０・−・アドレス制御回路、
１１・・・トリガー制量回路、１２・・・表示器、１３
・・・入力スイッチ回路。 特許出願人日本電気株式会社 代理人　弁理士弁　出　直　孝

Claims (1)

【特許請求の範囲】
1. （１）マイクロプログラムを記憶するマイクロプログラ
   ム記憶回路と、このマイクロプログラム記憶回路のアド
   レスを指定するマイクロプログラムシーケンサと、この
   マイクロプログラムシーケンサによす上記マイクロプロ
   グラム記憶回路から読出されたマイクロプログラムの内
   容を保持するマイクロワードレジスタとを備え、上記マ
   イクロプログラムワードレジスタに保持されたマイクロ
   プログラムを実行するビットスライス型マイクロプロセ
   ッサにおいて、上記マイクロプログラム記憶回路のアド
   レスを指定しマイクロプログラムを内部の記憶回路にロ
   ードする第一の制一手段と、このマイクロプログラムの
   実行方式全制剤する第二の制御手段と、プロセッサ内の
   レジスタおよびプロセッサに接続された外部のレジスタ
   への制＃Ｊｔ行う第三の制御手段と、実行中のマイクー
   ロプログラムのアドレスを記憶しそのアドレスを表示す
   るための出力を送出する第四の制御手段と、指定され次
   アドレスでトリガー条件またはボルト条件を成立させる
   第五の制御手段とを備えたプログラム開発用制御回路を
   内蔵することを特徴とするビットスライス型マイクロプ
   ロセッサ。