JP3184998B2 - マイクロコンピュータ自体に組込まれたマイクロプログラムによってプログラム化マイクロコンピュータのメモリをチェックするプロセス - Google Patents

マイクロコンピュータ自体に組込まれたマイクロプログラムによってプログラム化マイクロコンピュータのメモリをチェックするプロセス

Info

Publication number
JP3184998B2
JP3184998B2 JP22385192A JP22385192A JP3184998B2 JP 3184998 B2 JP3184998 B2 JP 3184998B2 JP 22385192 A JP22385192 A JP 22385192A JP 22385192 A JP22385192 A JP 22385192A JP 3184998 B2 JP3184998 B2 JP 3184998B2
Authority
JP
Japan
Prior art keywords
microprogram
microinstruction
memory
information
preselection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22385192A
Other languages
English (en)
Other versions
JPH05324383A (ja
Inventor
スカッラ フラビオ
Original Assignee
エッセジーエッセ−トムソン マイクロエレクトロニクス エッセ・エルレ・エルレ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エッセジーエッセ−トムソン マイクロエレクトロニクス エッセ・エルレ・エルレ filed Critical エッセジーエッセ−トムソン マイクロエレクトロニクス エッセ・エルレ・エルレ
Publication of JPH05324383A publication Critical patent/JPH05324383A/ja
Application granted granted Critical
Publication of JP3184998B2 publication Critical patent/JP3184998B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines

Landscapes

  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • Read Only Memory (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プログラム化マイクロ
コンピュータのメモリをチェックするための、寿命と効
率に関して最適化されたプロセスに関する。
【０００２】
【従来の技術】マイクロコンピュータを製造する場合、
完成した製品は試験運転をされて、その機能についてチ
ェックされる。一般に、マイクロコンピュータはその内
部にある程度の大きさのメモリを有しており、そしてチ
ェック時間はメモリの大きさの他に、チェックしようと
するメモリのタイプにも依存すること、およびＲＯＭ
(読取り専用メモリ) にとって最小３つの読取りが必要
であり、かつＥＰＲＯＭ (消去可能読取り専用メモリ)
にとって最大16の読取りが必要であることを考慮する
と、チェック動作は時間ならびに、特にそれが非常に高
価なマシンで実行されるので費用に関する問題を含んで
いることがわかる。
【０００３】現在のチェック装置および手順に関して云
えば、メモリに含まれた情報を読取るプロセスに対して
離散的時間を必要とする命令によって形成されたプログ
ラムに基づいているので、テスト時間が非常に長く、そ
して製造費の実質上の増加を伴なっている。
【０００４】
【発明が解決しようとする課題】本発明の目的は、前記
メモリの分析を改良し、同時にチェック時間を最小に
し、その結果製作費を低減することができるような、マ
イクロコンピュータのメモリをチェックするためのプロ
セスである。
【０００５】
【課題を解決するための手段】この目的に従い、プログ
ラム化マイクロコンピュータのメモリをチェックするプ
ロセスが開発されており、このマイクロコンピュータ
は、プログラムおよびデータに関する情報を含むのに適
した論理スペースに分割された読取り専用メモリおよび
読取り／書込みメモリ (ＲＯＭ, ＥＰＲＯＭ，ＥＥＰＲ
ＯＭ，ＲＡＭ）と、一群の入出力ゲートと、レジスタフ
ァイルと、中央マイクロプロセッサ装置 (ＣＰＵ) とを
備え、次いでこのＣＰＵは、マイクロ命令によって形成
されたマイクロプログラムを含むのに適した制御メモリ
と、命令コードをデコードし、かつ同命令に関するマイ
クロプログラムの入力点のアドレスを定めるのに適した
プリプロセッサと、同マイクロプログラムの入力点の前
記アドレスをデコードする回路と、前記マイクロプログ
ラムの前記マイクロ命令をアドレスすることができるポ
インタと、
【０００６】事前に設定された動作信号によってトリガ
されるのに適し、かつ前記メモリの前記論理スペースお
よび前記マイクロプログラムの制御信号を与えることが
できる２つの走査セルチェイン (ラッチ) と、前記制御
メモリに含まれるマイクロプログラムの前記マイクロ命
令を動作信号に変換することができるデコード装置と、
表示レジスタ (フラグ) を含む演算論理装置 (ＡＬＵ)
と、前記読取り専用メモリと読取り／書込みメモリに含
まれる情報をアドレスするプロセスを制御することがで
きるプログラムカウンタおよび増分器と、前記レジスタ
ファイルの各予選択レジスタのアドレスを発生すること
ができるレジスタをアドレスするプロセスのための回
路、とを備えており、上記プロセスは、以下の段階、す
なわち
【０００７】前記制御メモリに格納された適切なマイク
ロプログラムのマイクロ命令によって実行され得る予選
択チェック手順に従って、チェックしようとする前記メ
モリの１つの予選択論理スペースを表す制御信号を発生
するために、事前に設定された動作信号によって前記走
査セルチェインをトリガする段階と、前記走査セルチェ
インによって、チェックしようとする前記予選択論理ス
ペースを選択する段階と、前記走査セルチェインによっ
て、前記プログラムカウンタを初期化し、チェックしよ
うとする前記予選択論理スペースの開始点を定める段階
と、前記走査セルチェインによって、前記ファイルのレ
ジスタの１つおよび、前記論理スペースから取られた全
情報を送るための出力ゲートとして前記ゲートの１つを
選択する段階と、前記走査セルチェイン、前記制御メモ
リ、前記プリプロセッサ、前記デコード装置および前記
ポインタを通じて、前記予選択チェック手順に関するマ
イクロプログラムの前記マイクロ命令をアドレスするプ
ロセスをトリガし、所定数のクロックストロークによっ
てそれが実行され得るようにする段階と、
【０００８】前記選択されたレジスタと出力ゲートに、
前記予選択論理スペースから取られた情報を送る段階
と、増分シーケンスに従って、マイクロプログラムの前
記マイクロ命令の実行をループ内で繰返して、前記レジ
スタと出力ゲートに、同じ予選択論理スペースに含まれ
る全情報を順次、送り出す段階と、特定信号によってマ
イクロ制御器をリセットして、それを通常動作条件に戻
す段階、とから成ることを特徴とするプロセスが提供さ
れる。
【０００９】好ましい別の実施態様によれば、予選択チ
ェック手順を実行するのに適した前記マイクロプログラ
ムは、前記メモリを読取る手順を実行するための幾つか
のマイクロ命令群によって形成されたマイクロプログラ
ムである。別の良好な実施態様によれば、予選択チェッ
ク手順を実行するのに適した前記マイクロプログラム
は、試験段階中、前記メモリを書込むプロセスを実行す
るための幾つかのマイクロ命令群によって形成されたマ
イクロプログラムである。
【００１０】マイクロプログラムおよび無限ループマイ
クロ手順に基づいた、発明によるチェックプロセスによ
って、マイクロ制御器のメモリの増分的読取りあるいは
書込みに進行することができて、非常に短時間で、メモ
リに含まれる全情報を分析する。発明によるプロセスが
特に有利である理由は、それが、マイクロコンピュータ
に組込まれ、かつ何の変更も、特定の手直しもせずに同
系統のマイクロコンピュータで利用され得る汎用タイプ
のマイクロプログラムに基づいているためである。次
に、発明の特徴および利点を、添付の図面において非限
定的例として示された好ましい実施例に関して説明す
る。
【００１１】
【実施例】図１では、全体としてマイクロ制御器が10で
示され、このマイクロ制御器は、11で示される中央マイ
クロプロセッサ装置 (ＣＰＵ) と、読取り／書込みメモ
リ(ＲＡＭ) 12と、電気的に消去可能なプログラム可能
読取り専用メモリ (ＥＥＰＲＯＭ）13と、消去可能プロ
グラム可能読取り専用メモリ (ＥＰＲＯＭ）14と、読取
り専用メモリ (ＲＯＭ) 15と、一群の入出力ゲート16
と、レジスタファイル17と、メモリ12〜15および中央マ
イクロプロセッサ装置11に作動的に接続したバス18と、
同中央マイクロプロセッサ装置、一群の入出力ゲート1
6、およびレジスタファイル17とに作動的に接続したバ
ス19とを備えている。
【００１２】中央マイクロプロセッサ装置11は次に、20
で示される読取り専用制御メモリ (ＣＲＯＭ) と、21で
示されるプリプロセッサと、22で示されるデコール回路
と、23で示されるポインタと、24と25で示される２つの
走査セルチェインと、26で示されるデコード装置と、表
示レジスタ (フラグ) を含む演算論理装置 (ＡＬＵ)27
と、28で示されるプログラムカウンタおよび増分器と、
29で示される、ファイル17のレジスタをアドレスするプ
ロセスのための回路、とをすべてが共に作動的に接続さ
れて備えている。
【００１３】制御メモリ20はマイクロ命令によって構成
されたマイクロプログラムを含むのに適しており、そし
てこのプログラムは発明によれば、メモリ12〜15を読取
るプロセスおよび、メモリ14と15の試験段階中の書込み
プロセスのようなチェック手順を実行するのに適したマ
イクロ命令によって形成されたマイクロプログラムであ
る。
【００１４】プリプロセッサ21は前記マイクロプログラ
ムの入力点のアドレスを有する命令のレジスタを含んで
おり、そしてデコード回路22は同マイクロプログラムの
入力点の前記アドレスのデコーディングを実行する。ポ
インタ23は前記マイクロプログラムの前記マイクロ命令
をアドレスすることができる。２つの走査セルチェイン
24と25は、グループ16のリセットゲートを通じてマイク
ロプロセッサ11に導入された事前に設定された動作信号
によってトリガされるのに適しており、そして前記読取
り専用メモリと読取り／書込みメモリの論理スペース、
および前記マイクロプログラムの制御信号を供給するこ
とができる。
【００１５】デコード装置26は、制御メモリ20に含まれ
るマイクロプログラムの前記マイクロ命令を動作信号に
変換することができる。演算論理装置27は、前記メモリ
12〜15の１つによって選択された論理スペースを識別す
るのに適した表示レジスタ (フラグ) を含んでいる。プ
ログラムカウンタおよび増分器28は前記読取り専用メモ
リと読取り／書込みメモリに含まれる情報をアドレスす
るプロセスを制御することができる。
【００１６】すでに述べたように、制御メモリ20は、メ
モリをチェックし、読取りあるいは書込むための手順を
実行するのに適したマイクロプログラムを含んでいる。
読取りのための手順を実行するマイクロプログラムは以
下のマイクロ命令シーケンス、すなわち読取り動作を開
始するのに適した第１マイクロ命令：μ１) START READ
(nextμ２) と、選択メモリのバッファレジスタ (主ラ
ッチ) において、読取ろうとする次の情報をアドレスす
るプロセスを準備するための第２マイクロ命令：μ２)
INC+ ->PC & LIP, R* (next μ３) と、ファイル17の予
選択レジスタおよび群16の予選択ゲートにおいて読取ら
れた情報を書込むのに適した、そして読取ろうとする次
の情報のアドレスを増分器28に再ロードするための第３
マイクロ命令：μ３) MEM ->DWR PC ->INC SET INC (ne
xt μ１) によって形成される。
【００１７】予選択アドレスと同一の情報を書込む手順
を実行するマイクロプログラムは、以下のマイクロ命令
シーケンス、すなわちアドレスの下方部分と同一の情報
を書込む動作を開始するのに適した第１マイクロ命令：
μ１) START WRITE PC１ ->LIP, RO (next μ２) と、
選択メモリのバッファレジスタにおいて、書込もうとす
る次の情報をアドレスするプロセスを準備するための第
２マイクロ命令：μ２) INC+ ->PC & LIP, R*(next μ
３) と、書込もうとする次の情報のアドレスを増分器28
に再ロードするのに適した第３マイクロ命令：PC ->INC
SET INC (next μ１) によって形成される。
【００１８】群16の２つの予選択レジスタ (ＡＤとＡ
Ｂ) に含まれるそれと同一の情報のマトリックスタイプ
書込み手順を実行するマイクロプログラムは、以下のマ
イクロ命令シーケンス、すなわち第１予選択レジスタ
(ＡＤ) に含まれるそれと同一の情報を書込む動作を開
始するのに適した第１マイクロ命令：μ１) START WRIT
E AD ->LIP, RO (next 2)と、選択メモリのバッファレ
ジスタにおいて、書込もうとする次の情報をアドレスす
るプロセスを準備するための第２マイクロ命令：μ２)
INC+ ->PC & LIP, R*(next μ３) と、書込もうとする
次の情報のアドレスを増分器28に再ロードするのに適し
た第３マイクロ命令：PC ->INC SET INC (next μ４)
と、第２予選択レジスタ (ＡＢ) に含まれるそれと同一
の情報を書込む動作を開始するのに適した第４マイクロ
命令：μ４) START WRITE AB ->LIP, RO (next μ５)
と、選択メモリのバッファレジスタにおいて、書込もう
とする次の情報をアドレスするプロセスを準備するため
の第５マイクロ命令：μ５) INC+ ->PC & LIP, R*(next
μ６) と、書込もうとする次の情報のアドレスを増分
器28に再ロードするのに適した第６マイクロ命令：PC -
>INC SET INC (next μ１) によって形成される。
【００１９】読取り手順あるいは読取りおよび書込み手
順によって、メモリ12〜15をチェックするプロセスを実
行するために、事前に設定された動作信号が群16の前記
リセットゲートを通って導入される。例えば、２つの予
選択電圧レベル、7.５ボルトと５ボルトから成り、所定
シーケンスで送信されるこれらの動作信号は、制御信号
を発生し、それらはマイクロ制御器の通常動作に割込
み、そして走査セルチェイン24と25をトリガする。これ
らは、同じ出願者の名前でのイタリア特許出願第21820
A/90に記述された「走査路」手順によって、プログラム
情報あるいはデータ情報のどちらかを含んでいる、チェ
ックしようとするメモリ12〜15の１つの予選択論理スペ
ースを選択する。同じ走査セルチェインは同じ論理スペ
ースの開始点を選択し、同じ開始点を識別する情報をプ
ログラムカウンタ28にセットし、かつ群16のゲートの１
つを選択し、そしてそれを選択論理スペースから取った
情報の出力ゲートとして形成し、その結果、これらはフ
ァイル17の予選択レジスタに、かつ同時に前記出力ゲー
トに伝達される。
【００２０】同じ走査セルチェイン24と25は、制御メモ
リ20に格納された、チェックし、読取りあるいは書込む
ためのマイクロプログラムの１つの入力点のアドレス
を、プリプロセッサ21、デコード装置22およびポインタ
23によってトリガする。マイクロプログラムを読取りそ
して書込むことについての制御は、動作全体が完了する
ために必要な数のクロックストロークによって実行され
るが、同じマイクロプログラムの各マイクロ命令セット
は、１クロックストロークを必要とし、そして情報を読
取るには３クロックストロークが必要であり、一方、情
報を書込むには３から６クロックストロークが必要であ
るということが考慮される。
【００２１】チェックプロセスは無限ループマイクロ手
順によって実行され、それによって、内部メモリに対し
ては最小アクセスタイム、３クロックストロークで、増
分読取りあるいは書込みを実行し、そして情報は群16の
選択出力ゲートに戻される。チェック手順から出ること
によってマイクロ制御器10をリセットする。マイクログ
ラムおよび無限ループマイクロ手順に基づいた、上述の
チェックプロセスによって、マイクロ制御器のメモリの
読取りおよび書込みプロセスを、申し分のない態様で、
実行することが可能になり、そして命令によって形成さ
れたプログラムに基づく通常の手順では、メモリに含ま
れる情報を読取るプロセスに、代表的に10クロックスト
ロークを要していたので、実質的に時間を省いて、メモ
リに含まれる全情報を分析することができる。
【００２２】この提案された手順のもう１つの利点は、
マイクロコンピュータに組込まれ、そしてどんなマイク
ロコンピュータにでも、どんな変更も、特定の手直しも
しないで利用され得る汎用タイプのマイクロプログラム
に基づいているということである。
【図面の簡単な説明】
【図１】本発明によるチェックプロセスを実行するのに
適したマイクロプログラムを組込んでいるマイクロプロ
セッサを示すブロック図である。
【符号の説明】
10 プログラム化マイクロコンピュータ 11(ＣＰＵ) 中央マイクロプロセッサ装置 12, 13, 14, 15(ＲＯＭ，ＥＰＲＯＭ，ＥＥＰＲＯＭ，
ＲＡＭ） 読取り専用メモリおよび読取り／書込みメモ
リ 16 入出力ゲート 17 レジスタファイル 20 制御メモリ 21 プリプロセッサ 22 (デコード) 回路 23 ポインタ 24, 25 走査セルチェイン 26 デコード装置 27(ＡＬＵ) 演算論理回路 28 プログラムカウンタおよび増分器 29 回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−171349（ＪＰ，Ａ) 特開 平２−165345（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/277 G06F 12/16 G06F 15/78 G01R 31/28 - 31/30

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 プログラム化マイクロコンピュータ (1
    0) のメモリをチェックするプロセスであって、このマ
    イクロコンピュータはプログラムおよびデータに関する
    情報を含むのに適した論理スペースに分割された読取り
    専用メモリおよび読取り／書込みメモリ (ＲＯＭ，ＥＰ
    ＲＯＭ，ＥＥＰＲＯＭ，ＲＡＭ）（12, 13, 14, 15)
    と、 一群の入出力ゲート (16) と、 レジスタファイル (17) と、 中央マイクロプロセッサ装置 (ＣＰＵ) (11) とを備
    え、このＣＰＵは次にマイクロ命令によって形成された
    マイクロプログラムを含むのに適した制御メモリ (20)
    と、 命令コードをデコードし、かつ同命令に関するマイクロ
    プログラムの入力点のアドレスを定めるのに適したプリ
    プロセッサ (21) と、 同マイクロプログラムの入力点の前記アドレスをデコー
    ドする回路 (22) と、 前記マイクロプログラムの前記マイクロ命令をアドレス
    することができるポインタ (23) と、 事前に設定された動作信号によってトリガされるのに適
    した、そして前記メモリ (12−15) の論理スペースおよ
    び前記マイクロプログラムの制御信号を発生することが
    できる２つの走査セルチェイン (24, 25) と、 前記制御メモリに含まれるマイクロプログラムの前記マ
    イクロ命令を動作信号に変換することができるデコード
    装置 (26) と、 表示レジスタ (フラグ) を含む演算論理回路 (ＡＬＵ)
    (27) と、 前記読取り専用メモリおよび読取り／書込みメモリに含
    まれる情報をアドレスするプロセスを制御することがで
    きるプログラムカウンタおよび増分器 (28) と、 前記レジスタファイルの各予選択レジスタのアドレスを
    発生することができるレジスタをアドレスするプロセス
    のための回路 (29) 、 とを備えており、 上記プロセスは、以下の段階、すなわち前記制御メモリ
    (20) に格納された適切なマイクロプログラムのマイク
    ロ命令によって実行され得る予選択チェック手順に従っ
    て、事前に設定された動作信号によって前記走査セルチ
    ェイン (24, 25) をトリガして、チェックしようとする
    前記メモリ (12−15) の１つの予選択論理スペースを表
    す制御信号を発生する段階と、 前記走査セルチェイン (24, 25) によって、チェックし
    ようとする前記予選択論理スペースを選択する段階と、 前記走査セルチェイン (24, 25) によって、前記プログ
    ラムカウンタ (28) を初期化して、チェックしようとす
    る前記予選択論理スペースの開始点を定める段階と、 前記走査セルチェイン (24, 25) によって、前記ファイ
    ル (17) のレジスタの１つと、前記論理スペースから取
    られた全情報を伝送するための出力ゲートとして、前記
    ゲート (16) の１つを選択する段階と、 前記走査セルチェイン (24, 25) 、前記制御メモリ (2
    0) 、前記プリプロセッサ (21) 、前記デコード装置 (2
    2) および前記ポインタ (23) を通して、前記予選択チ
    ェック手順に関するマイクロプログラムの前記マイクロ
    命令をアドレスするプロセスをトリガして、事前に設定
    した数のクロックストロークによってそれを実行させる
    段階と、 前記選択レジスタおよび出力ゲートに、前記予選択論理
    スペースから取った情報う送り出す段階と、 増分シーケンスに従って、マイクロプログラムの前記マ
    イクロ命令の実行をループ内で繰返して、前記レジスタ
    および出力ゲートに同じ予選択論理スペースに含まれる
    全情報を順次、送り出す段階と、 特定信号によってマイクロ制御器 (10) をリセットし
    て、それを通常動作条件に戻す段階、 とから成ることを特徴とするプロセス。
  2. 【請求項２】 予選択チェック手順を実行するのに適し
    た前記マイクロプログラムは、前記メモリ (12, 13, 1
    4, 15) を読取る手順を実行するためのマイクロ命令シ
    ーケンスによって形成されたマイクロプログラムである
    ことを特徴とする請求項１のプロセス。
  3. 【請求項３】 予選択チェック手順を実行するのに適し
    た前記マイクロプログラムは、試験段階中、前記メモリ
    (12, 13) に事前に設定された情報を書込むプロセスを
    実行するためのマイクロ命令シーケンスによって形成さ
    れたマイクロプログラムであることを特徴とする請求項
    １のプロセス。
  4. 【請求項４】 読取りのための手順を実行する前記マイ
    クロプログラムは以下のマイクロ命令シーケンス、すな
    わち読取り動作を開始するのに適した第１マイクロ命
    令：μ１) START READ (nextμ２) 、と、 選択メモリ (14, 15) のバッファレジスタにおいて、読
    取ろうとする次の情報をアドレスするプロセスを準備す
    るための第２マイクロ命令：μ２) INC+ ->PC& LIP, R*
    (next μ３) と、 前記ファイル (17) の予選択レジスタおよび前記群 (1
    6) の予選択ゲートにおいて読取られた情報を書込むの
    に適し、そして読取ろうとする次の情報のアドレスを前
    記増分器に再ロードする第３マイクロ命令：μ３) MEM
    ->DWR PC ->INCSET INC (next μ１) 、 によって形成されていることを特徴とする請求項２のプ
    ロセス。
  5. 【請求項５】 特に、予選択アドレスと同一の情報の場
    合に、書込むための手順を実行する前記マイクロプログ
    ラムは以下のマイクロ命令シーケンス、すなわちアドレ
    スの下方部分と同一の情報を書込む動作を開始するのに
    適した第１マイクロ命令：μ１) START WRITE PC１ ->L
    IP, RO (next２) と、 選択メモリ (12, 13) のバッファレジスタにおいて、書
    込もうとする次の情報をアドレスするプロセスを準備す
    るための第２マイクロ命令：μ２) INC+ ->PC& LIP, R*
    (next μ３) と、 書込もうとする次の情報のアドレスを前記増分器に再ロ
    ードするのに適した第３マイクロ命令：PC ->INC SET I
    NC (next μ１) 、 によって形成されていることを特徴とする請求項３のプ
    ロセス。
  6. 【請求項６】 特に、前記群 (16) の２つの予選択レジ
    スタ (ＡＤおよびＡＢ) に含まれたそれと同一の情報の
    マトリックスタイプ書込みの、書込み手順を実行する前
    記マイクロプログラムは、以下のマイクロ命令シーケン
    ス、すなわち第１予選択レジスタ (ＡＤ) に含まれるそ
    れと同一の情報を書込む動作を開始するのに適した第１
    マイクロ命令：μ１) START WRITE AD ->LIP, RO (next
    2)と、 選択メモリ (12, 13) のバッファレジスタにおいて、書
    込もうとする次の情報をアドレスするプロセスを準備す
    るための第２マイクロ命令：μ２) INC+ ->PC& LIP, R*
    (next μ３) と、 書込もうとする次の情報のアドレスを前記増分器 (28)
    に再ロードするのに適した第３マイクロ命令：PC ->INC
    SET INC (next μ４) と、 第２予選択レジスタ (ＡＢ) に含まれるそれと同一の情
    報を書込む動作を開始するのに適した第４マイクロ命
    令：μ４) START WRITE AB ->LIP, RO (next μ５)
    と、 選択メモリ (12, 13) のバッファレジスタにおいて、書
    込もうとする次の情報をアドレスするプロセスを準備す
    るための第５マイクロ命令：μ５) INC+ ->PC& LIP, R*
    (next μ６) と、 書込もうとする次の情報のアドレスを前記増分器 (28)
    に再ロードするのに適した第６マイクロ命令：PC ->INC
    SET INC (next μ１) 、 によって形成されていることを特徴とする請求項３のプ
    ロセス。
JP22385192A 1991-09-10 1992-08-24 マイクロコンピュータ自体に組込まれたマイクロプログラムによってプログラム化マイクロコンピュータのメモリをチェックするプロセス Expired - Fee Related JP3184998B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT91A002385 1991-09-10
ITMI912385A IT1251565B (it) 1991-09-10 1991-09-10 Procedimento di verifica delle memorie di un microcalcolatore programmato, mediante un microprogramma incorporato nello stesso microcalcolatore.

Publications (2)

Publication Number Publication Date
JPH05324383A JPH05324383A (ja) 1993-12-07
JP3184998B2 true JP3184998B2 (ja) 2001-07-09

Family

ID=11360634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22385192A Expired - Fee Related JP3184998B2 (ja) 1991-09-10 1992-08-24 マイクロコンピュータ自体に組込まれたマイクロプログラムによってプログラム化マイクロコンピュータのメモリをチェックするプロセス

Country Status (5)

Country Link
US (1) US5467358A (ja)
EP (1) EP0532087B1 (ja)
JP (1) JP3184998B2 (ja)
DE (1) DE69220740T2 (ja)
IT (1) IT1251565B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
CA2345605A1 (en) * 2001-04-30 2002-10-30 Robert A. Abbott Method of testing embedded memory array and embedded memory controller for use therewith
US7367016B2 (en) * 2003-07-14 2008-04-29 Sun Microsystems, Inc. Method and system for expressing the algorithms for the manipulation of hardware state using an abstract language
US7389455B2 (en) * 2005-05-16 2008-06-17 Texas Instruments Incorporated Register file initialization to prevent unknown outputs during test

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176600A (en) * 1981-04-23 1982-10-29 Mitsubishi Electric Corp One chip microcomputer
JPS59119595A (ja) * 1982-12-27 1984-07-10 Hitachi Ltd Ｒａｍ内蔵論理ｌｓｉ
US4744049A (en) * 1984-10-15 1988-05-10 Motorola, Inc. Microcode testing of a cache in a data processor
US4878174A (en) * 1987-11-03 1989-10-31 Lsi Logic Corporation Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions
JPH0719215B2 (ja) * 1989-06-01 1995-03-06 三菱電機株式会社 マイクロプロセッサ
US5153882A (en) * 1990-03-29 1992-10-06 National Semiconductor Corporation Serial scan diagnostics apparatus and method for a memory device
US5224101A (en) * 1990-05-16 1993-06-29 The United States Of America As Represented By The Secretary Of The Air Force Micro-coded built-in self-test apparatus for a memory array
US5130568A (en) * 1990-11-05 1992-07-14 Vertex Semiconductor Corporation Scannable latch system and method

Also Published As

Publication number Publication date
EP0532087A3 (en) 1993-10-20
DE69220740D1 (de) 1997-08-14
ITMI912385A0 (it) 1991-09-10
ITMI912385A1 (it) 1993-03-10
DE69220740T2 (de) 1998-01-02
JPH05324383A (ja) 1993-12-07
EP0532087A2 (en) 1993-03-17
IT1251565B (it) 1995-05-17
EP0532087B1 (en) 1997-07-09
US5467358A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
US4323963A (en) Hardware interpretive mode microprocessor
US4168523A (en) Data processor utilizing a two level microaddressing controller
US6167479A (en) System and method for testing interrupt processing logic within an instruction processor
EP0431641A2 (en) Microprocessor and method for setting up its peripheral functions
EP0248287A2 (en) Data processing system and method for the direct and indirect execution of uniformly structured object types
KR100233188B1 (ko) 프로그램 실행을 인터럽트하지 않고 스테이터스 데이터를 얻는 컴퓨터 시스템 및 방법
US5574887A (en) Apparatus and method for emulation routine pointer prefetch
JPS62197830A (ja) デ−タ処理システム
EP1034472A2 (en) An instruction decoder
US4747045A (en) Information processing apparatus having an instruction prefetch circuit
JPH02226423A (ja) マイクロコード制御装置
US5032983A (en) Entry point mapping and skipping method and apparatus
JP3184998B2 (ja) マイクロコンピュータ自体に組込まれたマイクロプログラムによってプログラム化マイクロコンピュータのメモリをチェックするプロセス
EP0354654B1 (en) Method and apparatus for marking emulation analysis states
EP0388735A2 (en) Microprogram controller having fixed-instruction generator and microprogram memory
US4887203A (en) Microcoded processor executing microroutines with a user specified starting microaddress
US4744049A (en) Microcode testing of a cache in a data processor
JP2525492B2 (ja) プログラマブルコントロ―ラ
JPS62197831A (ja) デ−タ処理装置
US20040107388A1 (en) Microcomputer
KR100195221B1 (ko) 프로그램 수행시 명령어의 실행 횟수 측정장치
KR940002321B1 (ko) 마이크로 코드된 데이타 처리기의 테스트 방법
JP3057732B2 (ja) 情報処理装置
SU1156071A1 (ru) Микропрограммное устройство управлени
JP2000250779A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees