SU1156071A1 - Микропрограммное устройство управлени - Google Patents

Abstract

МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок пам ти микрокоманд, регистр микрокоманд, дешифратор микроопераций, блок элементов И св зи, блок элементов И условий, мультиплексор адреса и регистр адреса, вход и выход которого соединены соответственно с выходом мультиплексора адреса и первым входом блока элементов И св зи, вход и выход блока пам ти микрокоманд подключены соответственно к выходу регистра адреса и входу регистра микрокоманд , выход пол  микроопераций которого соединен с входом дешифратора микроопераций, а первый вход блока элементов И условий подключен к входу внешних условий устройства , отличающеес  тем, что, с целью повьшени  быстродействи , оно содержит мультишсексор условий, сумматор адреса, счетчик возврата, блок элементов ИЛИ, блок элементов И возврата, два элемента ИЛИ, три элемента И и три элемента НЕ, причем первый и BTopoit входы и выход мультиплексора условий соединены соответственно с выхо дом пол  условий регистра микрокоманд , входом внутренних условий устройства и входом приращени  сумматора адреса, первый и второй информационные входы которого подключены соответственно к вькоду пол  адреса регистра микрокоманд и выходу блока элементов И условий, первый и второй входы первой группы входов мультиплексора адреса соединены соответственно с выходом счетчика возврата и первым выходом дешифратора микроопераций, второй, третий, четвертый и п тый выходы которого подключены соответственно к второму входу блока элементов И условий, W первому, второму и третьему входам первого элемента ИЛИ, вход записи, счетный вход и информационный вход счетчика возврата соединены соответственно с выходом первого элемента ИЛИ, четвертым выходом дешифратора микроопераций и выходом блока элементов ИЛИ, кроме того, информаСП ционный вход счетчика возврата подо: ключен к третьему выходу дешифратора микроопераций, вход и выход первого элемента НЕ соединены соответственно с п тым выходом дешифратора микроопераций и вторьтм входом блока элементов И св зи, выход которого подключен к первому входу блока элементов ИЛИ, первый и второй входы и выход блока элементов И возврата соединены соответственно с информационным входом устройства, п тым выходом дешифратора микроопераций и вторьм входом блока элементов 11ЛИ, первый, второй и третий входы первo o элемента И подключены соответственно к БЕЛСоду второго элемента

Description

НЕ, п тому выходу депшфратора микроопераций и входу признака прерывани  устройства, первый, второй и третий входы и выход второго элемента И соединены соответственно с информационным входом устройства, п тым выходом дешифратора микроопераций , входом признака прерьгеани  устройства и входом второго элемента НЕ, первый и второй входы и выход третьего элемента И подключены соответственно к входу признака прерывани  устройства, п тому выходу дешифратора микроопераций и первому входу второго элемента ИЛИ, второй вход

6071

и выход которого соединены соответственно с первым выходом дешифратора микроопераций и входом третьего элемента НЕ, первый и второй входы второй группы входов, первый и второй входы третьей группы входов и первый и второй входы четвертой группы входов мультиплексора адреса подключены.соответственно к выходу первого элемента И и информационному входу устройства, вьгходу второго элемента И и информационному входу устройства, выходу третьего элемента НЕ и выходу суматора адреса ,

Изобретение относитс  к вычислительной технике и может быть исполь зовано в процессорах специализированных ЭВМ и системах с развитым внутренним  зьжом программировани  допускающим расширение пользователем системы команд. Цель изобретени  - повышение быстродействи  с одновременным расши рением функциональных возможностей и сокращением объема блока пам ти микрокоманд. Н  фиг.1 приведена функциональна  схема устройства микропрограммного управлени ; на фиг.2 - блоксхема алгоритма, по сн ющего работу этого устройства. Микропрограммное устройство упра пени  имеет информационнык вход 1 устройства и содержит блок 2 пам ти микрокоманд, счетчик 3 возврата, бло 4 элементов И св зи, блок 5. : лементов И счетчика возврата, регистр 6 адреса, блок 7 элементов И адреса возврата, первый блок в элементов И начального адреса команды , второй блок 9 элементов И начал ного адреса команды, блок 10 элемен тов И адреса блока пам ти, один из входов которого соединен с выходом сумматора 11 адреса микрокоманды, соединенного своим входом 1 с вьг ходом мультиплексора 12 условий, де.шифратор 13 микроопераций, шину 14 адреса, образутошую вместе с : элементами И 7-10 мультиплексор (коммутатор) адреса микрокоманды, регистр 15 микрокоманд, блок 16 элементов ИЛИ, элемент НЕ 17, элемент ИЛИ 18, элемент НЕ 19, вход 20 внешних условий устройства, пол  регистра 15 микрокоманд: 21 - адреса, 22 - условий, 23 - микроопераций, элемент ИЛИ 24, элемент НЕ 25, элементы И 26 и 27, .вход 28 внутренних условии устройства, элемент И 29, вход 30 услови  прерывани  устройства и блок 31 элементов И условий, соединенный одним из входов с входом 20 устройства, вход 30 устройства соединен с одним из входов элементов И 26, 27 и 29, а вход 28 устройства - с одним из входов мультиплексора 12 условий. Апгоритм (фиг,2), по сн ющий работу устройства (фиг.1) представлен позици ми 32-46, Рассмотрим работу предлагаемого устройства (фиг.1) с помоиью алгоритма (фиг.2). Микропрограммное устройство управлени  обеспечивает выбор следующей микрокоманды из блока 2 пам ти или считывание новых команд с магистрали данных (вход 1 устройства ) в необходимой дл  реализации заданного алгоритма последовательности . При этом формирование адреса следующей микрокоманды прг)исходит на выполн емой (текущей) микрокоманде, т.е. на микрокоманде, записанной в регистр 15 микрокоманд и хранимой в нем до окончани  машинного цикла устройства (т.е. в течение времени, необходимого дл  выполнени  текущей микрокоманды). Если выполн ема  микрокоманда содержит признак считьгоани  новой команды (т.е. на 5-м выходе дешифрато ра 13 присутствует сигнал - условие 32 выполн етс ), то адрес следун цей за выполн емой микрокоманды будет .; считьшатЬс  с магистрали данных (по входу 1 устройства). При этом на микрокоманде провер етс  наличие/отсутствие услови  прерывани  (наличие/отсутствие сигнала на входе 30 устройства - выполнение/ невыполнение услови  33 (фиг.2). Если условие прерьшани  в выполн  емой микрокоманде присутствует, выпо н етс  микропрограмма обработки прерывани  (выполн етс  вершина 46 действи  - фиг.2). При этом адрес первой микрокоманды микропрограммы обработки прерывани  (при счи1гывании новой команды) формируют за счет признака прерывани  (наличие сигнала на входе 30 устройства) и адресной части микрокоманды , на которой считываетс  нова  команда (содержимое пол  21 регистра 15 микрокоманд), а именно: сигнал с входа 30 устройства (вход услови  прерывани ) блокирует по третьим входам элементов И 26 и 27 прохождение информации в регистр 6 через блоки 8 и 9 элементов И, а на выходе элемента И 29 формирует сигнал , когорыН через второй вход элемента ИЛИ 24 и элемент НЕ 19 разрешает прохождение в регистр 6 адреса (через сумматор 11, блок 10 элементов И и шину 14 адреса) содержимого адресного 1гол  21 регистра 15 никрокс 1анд . Содержимое пол  21 в этом случае  вл етс  начальным адресом микропрограммы обработки прерывани . Если условие прерьшани  отсутству , ет (отсутствует сигнал на входе 30 устройства, условна  вершина 33 не вьтолн етс ), провер етс  наличие/от сутствие признака расширенной системы команд на выполн емой микрокоман- 55 де (выполнение/невьтолнение условной вершины 34), т.е. наличие/отсутствие определенного кода части кода операции команды на первом входе элемента И 27 с входа 1 устройства. При наличии признака считывани  и отсутствии признаков прерывани  и расширенной системы команд (условна  вершина 32 вьшолн етс  а вершины 33 и 34 - не вьшолнйютс ) выполн етс  . вершина 35 действи  (фиг,2)/ т.е. выполн ютс  следующие действи : считывание кода операции команды в регистре 6 микрокс «анДы, считывание кода операции команды через блок 5 элементов И в счетчик 3 возврата , т.е. формируютс  адрес пе-рвой микрокоманды считываемой команды, а также адрес возврата из микропро- граммы, Своеобразие формировани  адреса возврата в этом случае (при считьшаНИИ новой команды) заключаетс  в том, что этот адрес возврата формируют за счет измененного каким-либо образом кода операции этой считываемой команды . Рассмотрим подробнее, что происходит в устройстве при считывании новой команды. На п том выходе дешифратора 13 (фиг.1) присутствует сигнал, по вление которого определ етс  кодом в поле 23 микроопераций регистра 15 микрокоманд, заложенным при микропрограммировании , а считывание кода операции команды в регистр 6 адреса микрок(4анд происходит с выхода блока 8 элементов И начального адреса команды при наличии сигнала на втог ром входе его. - В результате в регистре 6 получам адрес первой микрокоманды считывамой ксманды (микропрограммы), по оторому из блока 2 пам ти выбирает  эта перва  микрокоманда. Далее та микрокоманда переписываетс  в егистр 15 микрокоманд, где она храитс  в течение машинного циклаi до момента окончани  её выполнеи ) . Смена содержимого в регистре 5 микрокоманд означает окончание редццущей и начало новой микрокоанды . Одновременно с формированием адре а первой микрокоманды при считыании новой команды формируют адрес возврата из микроподпрограммы, дл  чего считывают код операции команды через блок 5 элементов Н по первому входу и через первый вход блока ИЛИ 16 в счетчик 3 возврата, по управл ющему входу счетчика 3 через первый вхол второго элемента ИЛИ с п того выхода дешифратора 13. Этот адрес в дальнейшем при необходимости (по определенному признаку ) может быть использован дл  выбор микракоманды, на которую необходимо вернутьс  после вьтолнени  микроподпрограммы . При выполнении условных вершин 32 и ЗД и невыполнении условной вершины 33 (наличие признака считьшани  новой команды и признака прерыв ни ) вьтолн етс  вершина 36 действи  ( фиг. 2). В этом случае обеспечиваетс  считьюание команды расширенной системы команд при определенном (исходно заданном) количестве разр дов кода операции команды путем формировани  дополнительного старшего разр да за счет части кода операции считываемой команды,  вл ющейс  признаком расширенной системы команд. При этом из признака расширенной системы команд (часть кода операции команды) формируют необходимые допол нительные старшие разр ды адреса и записывают в регистр 6 .адреса микрокоманд эти разр ды и разр ды команды в количестве, равном коду опе рации, ИС1СПЮЧИВ разр ды признака расширенной системы команд, а также считьгоают код операции команды через блок 5 элементов И счетчика возврата в регистр 3 возврата, т.е. формируют адрес первой микрокоманды считываемой команды дл  случа  расширенной системы команд и адрес возврата из микроподпрограммы. Рассмотрим, что происходит при э этом в устройстве(фиг.1). Управл ющее воздействие с п того вьтхода дешифратора 13 поступает на второй вход элемента И 27, а часть кода операции команды с первой группы шин информационного входа 1 устройства поступает на второй вход этого элемента. При этом на выходе элемента И 27 фор1 руетс  старший (к примеру, дев тый ) разр д адреса, который одновременно  вл етс  разрешающим воздействием дл  блока элементов И 9 адреса. Далее этот старший разр д кода вместе с младшими разр дами начальной микрокоманды, поступающим с второй группы шин магистрали данных (с входом 1 устройства) и представл ющими собой разр ды команды в количестве кода операции без числа разр дов, характеризующих признак расширенной системы команд, поступает через блок 9 элементов И и через пину 14 адреса в регистр 6 адреса. Сигнал с выхода элемента И 27 через элемент НЕ 25 блокирует по . третьему входу элемент И 26, запреща  считывание кода операции через блок 8 элементов И начального адреса команды. Совпадение на элементе И 29 воздействи  с п того выхода депшфратора , 13 с отсутствием сигнала на входе 30 устройства приводит к формированию сигнала на выходе элемента И 29, который через элемент ИЛИ 24 по второму входу и элемент НЕ 19 блокирует прохождение содержимого пол  21 адреса через сумматор 11 и блок 10 элементов И адреса блока пам ти в ре-. гистр 6 адреса. Блок 7 элементов И адреса возврата заблокирован отсутствием разрешакицего сигнала на.первом выходе дешифратора 13. Формирование адреса возврата в этом случае аналогично указанному: код операции команды через блок 5 и элемент ИЛИ 16 поступает на вход счетчика 3 возврата, а затем по упра.вл ющему воздействию на п том выходе деишфратора 13 - через элемент ИЛИ 18 - этот код заноситс  в счетчик 3 возврата. По адресу, сформированному в регистре 6 адреса в результате вьтолнени  вершины 35 или 36 действи , выбирают первую микрокоманду считываемой команды (микропрограммы) и записывают её в регистр 15 микрокоманд, а затем вьтолн ют ее (выполн етс  вершина 37 действи  - фиг.2). В процессе выполнени  выбранной таким образом микрокоманды так же, как на предыдущей микрокоманде, провер етс  наличие/отсутствие признака считьгоани  новой команды (выполнение/невьшолнение условной вершины 32). Если условна  вершина 32 abfполн етс , т.е. выполн ема  микрокоманда  вл етс  микрокомандой считывани  новой команды, провер етс  выполнение/невыполнение условных вершин 33 и 34 (см.алгоритм на фиг.2 и приведенное описание его). Наличие в микропрограммах одинаковьк последовательностей, а также одинаковизс микрокоманд позволило использовать в предпагаемом устройстве микроподпрограммы. Причем эти микроподпрограммы могут располагать с  по всему объему блока 2 пам ти, так как переход на первую микрокоманду микрополпрограммы осуществл етс  за счет адресного пол  21 регистра 15 микрокоманд, при этом необходимо обеспечить возможность воз вращени  в свс о микропрограмму посл окончани  вьшолнени  микроподпрогра мы. Формирование адреса возврата в микропрограмму при считывании новой команды (выполнение условной вершин 32) и дл  случа  расширенной систем команд (выполнение условньк вершин 32 и 34) уже описано , вьппе. Рассмотрим, каким образом формируетс  адрес возврата при вьтолнени текущей микрокоманды (условна  вершина 32 после вершины 37 действи  не вьшолн етс ). ЕСЛИ выполн ема  микрокоманда не  вл етс  микрокомандой считывани  новой команды (условна  вершина 32 не вьшопн етс ), провер етс  наличие/отсутствие в ней первого признака формировани  адреса возврата (вьшолнение/Иевыполнение условной .вершины 38 алгоритма и, соответстве но, наличие/отсутствие сигнала на четвертом выходе дешифратора 13 фиг .1). Если выполн ема  микрокоманда  вл етс  микрокомандой, на которой осу ществл етс  переход на микропрограмму , и на четвертом выходе дешифратора t3 присутствует сигнал (выполнение условной вершины 38), то адрес возврата из. микроподпрограммы формируетс  за счет содержимого регистра 6 адреса, представл ющего собой адрес этой выполн емой микрокоманды. Содержимое регистра 6 адреса по управл ющему воздействию выхода элемента ИЛИ 18 на первый вход счетчика 3 возврата записываетс  в него, а воздействием по второму управл юще му входу счетчика 3 возврата с четвертого выхода дешифратора 13 содержимое счетчика 3 возврата увеличиваетс  на единицу. Полученньй таким об разом адрес, представл ющий собой адрес выполн емой микрокоманды, увел ченнь1Й на единицу,  вл етс  адресом микрокоманды, на которую необходимо вернутьс  в микропрограмму после выполнени  микроподпрограммы (адрес возврата). Если вьтолн ема  микроко- . манда не  вл етс  микрокомандой считывани  :ювой команды (условна  вершина 32 не выполн етс ) и не содержит первый признак формировани  адреса возврата (условна  вершина 38 не выполн етс ), то провер етс  наличие/отсутствие в ней второго признака формировани  адреса возврата (выполнение/невьтолнение условной вершины 39), и соответственно нали .чие/отсутствие сигнала на третьем выходе дешифратора 13. Если выполн ема  микрокоманда  вл етс  микрокомандой перехода на микроподпрограмму и на третьем выходе дешифратора 13 присутствует сигнал (услови  вершины 39 выполн етс , т.е. микрокоманда содержит второй признак формировани  адреса возврата ), то адрес микрокоманды, на которую необходимо вернутьс  после выполнени  микроподпрограммы(адрес возврата ) , форми1 уетс  логическим сложением сигнала с третьего выхода дешифратора 13 и содержимого регистра 6 в блоке 16 элементов ИЛИ с последующим воздействием результата этого сложени  на счетчик 3 по управл ющему воздействию с выхода элемента ИЛИ 18. Использование адреса возврата, сформированного одним из описанных способов и хранимого в счетчике 3, производитс  по особому признаку (наличие сигнала на первом выходе дешифратора 13), который может быть заложен в последней микрокоманде любой микроподпрограммы. В этом случае (возврат из микроподпрограммы) сигнал с первого выхода дешифратора 13 через элемент ИЛИ 24 и элемент НЕ 19 блокирует прохождение содержимого адресного пол  21 через сумматор 11, блок 10 элементов И и шину 14, а по второму входу блока 7 элементов И разрешает прохождение содержимого счетчика 3 через блок 7 и шину 14 регистр 6, т.е. при положительном ешении вершины 43 при необходимоси возврата в микропрограмму после ьтолнени  микроподпрограммы выполн тс  вершина 40 (фиг.2). В результае содержимое счетчика 3 записывает  в регистр 6 и выбирает по данному . адресу в блоке 2 пам ти микрокоманду , на которую необходимо вернутьс  после выполнени  микроподпрограммы, т.е. осуществл етс  возврат из микроподпрограммы в вьшолн емую микропрограмму . При невыпопнении условной вершины 43, т.е. при отсутствии необходимости возврата в микропрограмму, провер етс  выполнение/невыполнение условной вершины 44 (наличие/отсутствие признака условного перехода или выполнение услови  и соответственно наличие сигнала на входе 28 (вход внутренних условий) или на вхо де 20 (внешних условий устройства). Бели условна  верпшна 44 выполн етс , т.е. выполн ема  микрокоманда  вл етс  условной микрокомандой, требующей анализа условий, поступаю щих на вход 20 или 28, то вьшолн ет с  вершина действи  45, а именно: в регистр 6 записьюаетс  арифметическа  сумма кода пол  21,  вл ющегос  адресной частью вьшолн емой микрокоманды, результата выходного состо ни  мультиплексора 12 и кода условий. Рассмотрим подробнее, каким обра зом формируетс  адрес следующей микрокоманды дл . случа  условной микроксманды (условна  вершина 44 выполн етс ), т.е. адрес перехода. Если на вход 28 (вход внутренних условий устройства) поступают услови , то код пол  22 регистра 15 определ ет ттор дковь й номер провер  емого услови , а выход мультиплексо ра 12 определ ет, выполн етс  данно условие ипи нет. Если провер емое условие, поступающее на вход 28, вы полн етс , то адресна  часть пол  2 регистр а 15, поступающа  на вход А сумматора 11 увеличиваетс  на едини цу,- а если условие не вьшолн етс , адресна  часть пол  регистра 15 не измен етс . Если при этом с входа 20 (внешних условий) также поступает код услови  на первый вход блока 31 эле ментов И, а на второй вход последнего поступает сигнал с второго вых да дешифратора 13, то адрес следующей микрокоманды (адрес микрокоманды условного перехода) будет арифме

тической суммой сигналов на трех входах: адресной части пол  21 регистра 15, вьйоде блока элементов И

йать адрес микрокоманды при условных переходах за счет арифметической суммы кодов, поступаюгцих на вход и выходе мультиппёксора 12. Такое формирование адреса микрокоманды условного перехода значительно расшир ет возможности условных переходов в микропрограммах. Если условна  вершина 44 не выполн етс , т.е. вьшрлн ема  микрокоманда не  вл етс  условной микрокомандой , то выполн етс  вершина 46 действи , а именно в регистр 6 записываетс  содержимое адресного пол  21 регистра 15 выполн емой микрокоманды , представл ющее собой адрес следующей микрокоманды, т.е. в блоке 2 пам ти выбиратес  следующа  микрокоманда. В этом случае на каждом машинном цикле выбора микрокоманды из блока 2 пам ти и занесени  ее в регистр 15 содержимое пол  21 регистра 15 через сумматор 11, блок 10 злементов И и шину 14 записьшаетс  в регистр 6. Отсутствие сигналов на первом и п том выходах дешифратора 13 (отсутствие признаков возврата из микроподпрограммы и считывани  новой команды) блокирует блоки 7-9 элементов И и разрешает прохождение содержимого пол  21 регистра 15 через сумматор 11, блок 10 элементов И и тшну 14 в регистр 6. Таким образом, совокупность аппаратных средств устройства позвол ет построить микро фограммы так, что кажда  микрокоманда блока 2 пам ти может быть использована более чем в одной микропрограмме, т.е. позвол ет создавать микроподпрограммы, переход на которые возможно осуществл ть по любому адресу блока 2. При этом использование блока 5 элементов И в данном устройстве позвол ет сформировать адрес возврата из микроподпрограммы на первой микрокоманде команды (микропрограммы). Формирование адреса возврата с помощью блока 5 и использование при зтом признака формировани  возврата обеспечивает возможность вьшолнени  двух и более микроподпрограмм подр д без промежуточного возвращени  в свою микропрограмму , что позвол ет значительно сократить объем блока 2 пам ти. Использование в устройстве отдельных от счетчика 3 мультиплексора 12 и сумматора 11, позвол ющих формиро11 сумматора 11, расшир ютс  функциональные возможности описанного устройства при выпагшении условных переходов . Кроме того, предложенное устройство обеспечивает расширение системы команд благодар  особенност м формировани  адреса начальной микро команды микропрограмм (команды), позвод ющим сформировать дополнител ный разр д адреса начальной микроКоманды , выбранной из оперативной 1 пам ти команды (микропрограммы) дл  вьтшгнени  за счет использовани  признака рас1ииренной системы команд , заложенного в коде операции команды. Быстродействие устройства повышаетс  за счет сокращени  выборки начальной микрокоманды считываемой команды , достигаемого в устройстве ввиду отсутстви  микрооперации записи кода операции команды в регистр команд

Hanafio

Claims (1)

1. . МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр микрокоманд, дешифратор микроопераций, блок элементов И связи, блок элементов И условий, мультиплексор адреса и регистр адреса, вход и выход которого соединены соответственно с выходом мультиплексора адреса и первым входом блока элементов И связи, вход и выход блока памяти микрокоманд подключены соответственно к выходу регистра адреса и входу регистра микрокоманд, выход поля микроопераций которого соединен с входом дешифратора микроопераций, а первый вход блока элементов И условий подключен к входу внешних условий устройства, отличающееся тем, что, с целью повышения быстродействия, оно содержит мультиплексор условий, сумматор адреса, счетчик возврата, блок элементов ИЛИ, блок элементов И возврата, два элемента ИЛИ, три элемента И и при элемента НЕ, причем первый и второй входы и выход мультиплексора условий соединены соответственно с выхо дом поля условий регистра микрокоманд, входом внутренних условий устройства и входом приращения сумматора адреса, первый и второй информационные входы которого подключены соответственно к выходу поля адреса регистра микрокоманд и выходу блока элементов И условий, первый и второй входы первой группы входов мультиплексора адреса соединены соответственно с выходом счетчика возврата и первым выходом дешифратора микроопераций, второй, третий, четвертый и пятый выходы которого подключены соответственно к второ- в му входу блока элементов И условий, первому, второму и третьему входам первого элемента ИЛИ, вход записи, счетный вход и информационный вход счетчика возврата соединены соответственно с выходом первого элемен- Ξ та ИЛИ, четвертым выходом дешифратора микроопераций и выходом блока элементов ИЛИ, кроме того, информационный вход счетчика возврата подключен к третьему выходу дешифратора микроопераций, вход и выход первого элемента НЕ соединены соответственно с пятым выходом дешифратора микроопераций и вторым входом блока элементов И связи, выход которого подключен к первому входу блока элементов ИЛИ, первый и второй входы и выход блока элементов И возврата соединены соответственно с информационным входом устройства, пятым выходом дешифратора микроопераций и вторым входом блока элементов ИЛИ, первый, второй и третий входы первого элемента И подключены соотве гственно к выходу второго элемента

   НЕ, пятому выходу дешифратора микроопераций и входу признака прерывания устройства, первый, второй и третий входы и выход второго элемента И соединены соответственно с информационным входом устройства, пятым выходом дешифратора микроопераций, входом признака прерывания устройства и входом второго элемента НЕ, первый и второй входы и выход третьего элемента И подключены соответственно к входу признака прерывания устройства, пятому выходу дешифратора микроопераций и первому входу второго элемента ИЛИ, второй вход и выход которого соединены соответственно с первым выходом дешифратора микроопераций и входом третьего элемента НЕ, первый и второй входы второй группы входов, первый и второй входы третьей группы входов и первый и второй входы четвертой группы входов мультиплексора адреса подключены.соответственно к выходу первого элемента И и информационному входу устройства, выходу второ- ’ го элемента И и информационному входу устройства, выходу третьего элемента НЕ и выходу суматора адре- ₍ са.