JPS62296228A - コンピユ−タ制御装置 - Google Patents

コンピユ−タ制御装置

Info

Publication number
JPS62296228A
JPS62296228A JP61139367A JP13936786A JPS62296228A JP S62296228 A JPS62296228 A JP S62296228A JP 61139367 A JP61139367 A JP 61139367A JP 13936786 A JP13936786 A JP 13936786A JP S62296228 A JPS62296228 A JP S62296228A
Authority
JP
Japan
Prior art keywords
code
stack
graphic
control
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61139367A
Other languages
English (en)
Inventor
Takashi Nakajima
隆 中島
Katsuo Shiobara
塩原 勝男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Canon Medical Systems Corp
Original Assignee
Toshiba Corp
Toshiba Medical Systems Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Medical Systems Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP61139367A priority Critical patent/JPS62296228A/ja
Publication of JPS62296228A publication Critical patent/JPS62296228A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/70Software maintenance or management
    • G06F8/73Program documentation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Library & Information Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的1 (発明の技術分野) 本発明は、計a機を動かすブ[1グラムの表示に関係す
るものである。
(従来の技術) 従来、プログラムを表示する場合には、プログラムと同
時に[プログラム中の処理の流れが、どこに移るかjを
表現するツールがある。
たとえば、第7図の様に、FORTRANのソースコー
ド上に矢印を付けることによって、その処理の流れを表
現する。この例ではGOTo文の後にCoNTrNUE
文が処理されるプログラムが示され、処理されていく流
れが矢印で表示されている。つまり、プログラムは多数
のソースコード(例えば、FORTRANではIF文、
0010文、It E A D文などがある)で組まれ
てJ3す、又ソースコードにはプログラムの実行の流れ
を変えるらのであるため、矢印により多数のソース−1
−ドの処理順序を表現してブに1グラマが容易にプログ
ラムを理解するようにしている。
(発明が解決しようとしている問題点)従来′r!i術
により実行されるソースコードの流れを表現することに
よって、処理の流れを追うことは可能である。しかし、
それだけでは、プログラマがプログラムを理解する重要
な要素であろブ1:1グラムの制御構造を理解すること
が困難である。
制御構造とは、「判定文が影響を及ぼ1ブl:1グラム
の実行文の並びはこれらである」とか、[ここからここ
までの実行文の並びが繰返し処理される」とかを表ず。
その様な点で制御構造は従来の「処理の流れ」と表現方
式がまったく異なる。
[発明の構成] (問題を解決するための手段) この問題点を解決するために本発明は、多数のソースコ
ードから成るプログラムを記憶する手段と、この記憶手
段71)11らソースコードを読み出してソースコード
が制υ(l構造の開始、終了、中間かを区別する解読手
段と、解読された結果に応じて図形コードを発生する手
段と、図形コードとソースコードを対応付けて表示さU
る表示手段とを備えたものである。ここで71]グラム
は多数のソースコードから成り、さらにソースコードに
は主に制御文と実行文がある。制御文は制御構造をもつ
ことができるソースコードである。また実行文は制御構
造をもつことができないソースコードである。
(作用) かかる構成にJ3いて、記憶手段からソースコードを読
み出して解読し、解読した結果に対応して1、制御構造
を表づ図形を発生さけ、その図形とソースコードとを共
に表示させるものである。これによりFUNなプログラ
ムでもソースコードに対応付【プで制御構造が図形で表
現されているため、プログラマにとって理解しやすくな
る。従って、電子計篩鳴の開発に対しても進みやすくな
ると共に、担当プログラマが変ったときにも、他のプロ
グラマの引ぎ継ぎが容易になる。ざらに電子泪綽機が故
障した時にでも素早くプログラムを保守することができ
る。
(実施例) 本発明のコンピュータ制御装置の一実施例を第1図に示
す。第1図の外部記憶装置1は多数の制御文と実行文で
構成されたプ[1グラムが記憶されている。ざらに一つ
又は複数の実行文が1相となって記憶され、各組の最後
の実行文が改行コードになっている。
今、外部記憶装置1から読み出された制御文は順次入力
装置2を通して演算制御装置4に送られる。′yJ算制
$J@置装では送られできた制御文を制御構造に関して
分類される。
ここで制御構造とは、この判定文が影響を及ぼすプログ
ラムの実行文の並びはこれらであるとか、ここからここ
までの実行文の並びが繰返し処理されるとかを表す。
演C)制御装置4において、記憶装置1から送られてき
たソースコードを解析してプログラムの制υOf6’+
造を開始するコード(つまり制u(1文)か、制御構造
を終了するコードか、またはそれ以外のコード(例えば
実(1文)かに分類される。
図形発生装置7は演算制御装置4に接続され、内部に例
えば第5図に示されるような制御文に対応した図形が記
憶されている。このような図形は、演算制御装置4でコ
ードが解析された結果に従って図形発生装置7h目らコ
ードに対応した図形が演算制御装置4へ転送される。
第1スタツク8は演咋制御′j装置4に接続されコード
がalll ’)O構造の開始又は終了である場合に使
用されるメモリで図形発生装置7から送られ−Cさた図
形コードが記憶される。第2スタツク9も演算制御装置
11に#に続されコードの解析結果が制御1?4造の開
始でない場合に図形を表示するコードが記憶ざ机る。
演の制御装置4からのソースコードと図形コードは表示
制御装置5を通して表示装置6で可視像となって表示さ
れる。
このような構成において表示された一例を第6図に示す
。第6図はC言語によるプログラムの例であり、左から
順に行番号、制W椙造を示す図形、ソースコードとなっ
ている。例えば行番号14では5w1tchの制御の及
ぶ範囲がここ力目ら行番号23まで示されるように破線
で表されていて、ざらに5w1tchの細かい分岐が内
側に破線で表されている。
図中の☆や◇は第5図の表に示される通りにソースコー
ドと対応している。つまり☆は5w1tch文、◇はi
「文と予め決められている。従ってプログラマが図形を
見て素早(ソースコードの種類を把握することができる
次に上記の構成におけるデータ処理の一実施例を第2図
のフローチャート図を用いて説明する。
本発明の処理は、第1図の構成を持つシステム上で、次
の様に行われる。
第2図に示ず様な手段に従って、演算制御装置(第1図
−4)は、プログラムのソースコードの改行コードを終
了コードとするコード列を、外部記憶装置(第1図−1
)より入力装ごく第1図−2)を通して記憶装置(第1
図−3)に読み込む。
外部記憶装置1上のソースコードを読み尽した場合は終
了となる。
演n ’DI all装置4は、読み込まれたコード列
がプログラムの制御構造を開始するコードであれば、そ
の制御に対応した図形コードを図形発生装置7から入力
し、記憶装置上に持つ第1スタツク8上にブツシュし、
第1スタツク8の内容と入力ソースコードの論理和で生
成されるコード列を表示制御装置5に出力する。同時に
、第2スタツク9には制御範囲を示す図形コードをブツ
シュする。〜演算制御装置4は、読み込まれたコード列
がプログラムの制御h1造を終りにするコードであれば
、終了するコードに対応する図形コードを第1スタツク
8からポツプアップし、終了を表す図形コードをブツシ
ュし、第1スタツク8の内容と入力ソースコードに論理
和で生成されるコード列を表示制御[I装置5に出力す
る。同時に、第2スタツク9の制御範囲を示す=1−ド
を一単位分だけポツプアップする。
演算制御装置4は、読み込まれたコード列がプログラム
の制御構造と関係ない場合は、第2スタツク9の内容と
入力ソースコードの論理和で生成されるコード列を表示
制御装置5に出力する。
表示制御装置(第1図−5)は、演算制御装置4より出
されたコードを信号に変換し、表示装置6に出力する。
表示装置6には、プログラムのソースコードと制tlI
I構造が第4図(b )の様に表示される。
第4図(a )は外部記憶装置1に記憶されたプログラ
ムの一部分を抜き取った一例が示されている。この第4
図(a )を基に本発明における処理により第4図(b
 )のように制御構造が示され表示装置6に表示される
この第4図にお【プる処理の一例を第3図に示し説明す
る。第3図は左から記憶装置から入力されるソースコー
ド、図形発生装置7がら図形を入ツノし処理する工程、
第1スタツクのメモリに記憶されている内容、第2スタ
ツクのメモリ内容、表示装置6に表示されるコードを出
力する出力コードとなっている。また上から下方へ時間
が流れる。
今、第1及び第2スタツクには′1″が記憶されている
ものとする。次に記憶装置1がlう制御文であるソース
コード“1f(a ==O)  (”が入力されたとす
る。演算制御11装置4によりこのソースコードを解析
して第5図を基に図形発生装置7がらコードに対応した
図形パ◇″が入力される。次に第1スタツクの内容を見
て1°′があれば−◇−″を第1スタツクにブツシュす
る。従って第1スタツクの内容は前の1″の浚に“′−
◇−°゛が付は加わり、″1−◇−″となる。また第1
スタツクの内容が無い場合は゛◇−パが第1スタツクに
ブツシュされる。
このようにして記憶された第1スタツクの内容をソース
コードと共に出力される。ざらに演り制御11I装置4
により第2スタツクへii文の制御構造の範囲を示ずた
めの1′°をブツシュし、第2スタツクの内容が、II
 l  l 11に変る。
次に演算制御装置4にソースコード”b+ト;”が入力
されると、このコードが制御構造の開始又は終了ではな
いために第2スタツクのメモリ内容がそのまま演算制御
装置4に入力されソース:J−ドと共に表示制御装置5
へ出力される。このときには第1.第2スタック共にメ
モリ内容の変更GJ行なわれない。
次に11文の制御構造範囲の終りを示すii ) nが
入力されると第2スタツクの内容と共に゛!旧′′が出
力される。その後に第1スタツクから前回記憶した′″
−◇−″をポツプアップし、第1スタツクの内容を++
 I iiに変える。さらにll  L ++を第1ス
タツクにブツシュすると共に第2スタツクのメモリから
1′′をポツプアップする。
そして先の“’I+)”の出力に続けて第1スタツクの
内容” l  1 ” −u出力する。
実行文であるソースコード“ C=O:”が入力される
と第2スタツクの内容と共にl  C−0;′°が出力
される。
以上のようにして表示装置6に表示されるのは第4図(
b)であり、if文の制tI!範囲が明確にわかるよう
になる。
尚、本発明は上記実施例に限定されるものではなく、本
発明の要旨を逸脱しない範囲で種々変形して実施するこ
とができる。例えばプログラム言語はC言fffiのよ
うに共通言語でなくても、ある目的のためのみに開発さ
れた特殊=gでもよい。また図形は第5図のみならず種
々変更して用いることができることは言うまでもない。
[fe明の効果] プログラムのソースコード中に制御構造を図形を用いて
表現することによって、プログラムのある処理が、どの
制御構造の下にあるかが理解しやりい。また、制御構造
を表す図形の複雑さを評価することによって、プログラ
ムの複層[さや質を評価することができる。
【図面の簡単な説明】
、  第1図は本発明の一実施例の構成を示すブロック
図、第2図及び第3図は本発明の一実施例の動作を示づ
フローチャート、第4図及び第6図は本発明の一実施例
により1qられた出力表示、第5図は本発明の一実施例
の図形を意味イ」けを示した図、第7図は従来のプログ
ラム表示である。

Claims (1)

    【特許請求の範囲】
  1. プログラムのソースコードを記憶する記憶装置と、この
    記憶装置から読み出されたソースコードに対応させてプ
    ログラムの制御構造を示す図形を生成させる手段と、こ
    の図形と前記ソースコードを共に表示させる表示手段と
    を備えたコンピュータ制御装置。
JP61139367A 1986-06-17 1986-06-17 コンピユ−タ制御装置 Pending JPS62296228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61139367A JPS62296228A (ja) 1986-06-17 1986-06-17 コンピユ−タ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61139367A JPS62296228A (ja) 1986-06-17 1986-06-17 コンピユ−タ制御装置

Publications (1)

Publication Number Publication Date
JPS62296228A true JPS62296228A (ja) 1987-12-23

Family

ID=15243676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61139367A Pending JPS62296228A (ja) 1986-06-17 1986-06-17 コンピユ−タ制御装置

Country Status (1)

Country Link
JP (1) JPS62296228A (ja)

Similar Documents

Publication Publication Date Title
JPH11194957A (ja) デバッグ支援装置、並列実行情報生成装置、及びこれらに適用されるプログラムを記録した記録媒体
JPH01147627A (ja) 質問応答装置
JPH096628A (ja) 並列処理手続き選定装置及び方法
JPS62296228A (ja) コンピユ−タ制御装置
JPS60122435A (ja) メモリダンプ方式
JPH0222413B2 (ja)
SU849218A1 (ru) Устройство дл отладки программ
JPS6338732B2 (ja)
JP2586799B2 (ja) チェーン方式で管理されたメモリバッファの状態確認装置
JPH10214204A (ja) デバッガー
JPH05250221A (ja) シミュレータ実行方式
JPS63217433A (ja) プログラム実行制御方式
JPS6036614B2 (ja) 情報処理装置
JPH02110636A (ja) タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ
JPH06175883A (ja) プログラムデバッグ装置
JPS6028014B2 (ja) マイクロプロセツサ
JPS62204340A (ja) デ−タ処理装置
JPH04299449A (ja) 文章入力装置
JPH05197589A (ja) テストプログラム自動生成方式
JPS58101353A (ja) プログラムデバツグ装置
JPH0319570B2 (ja)
JPH11175114A (ja) プログラマブルコントローラ
JPS629939B2 (ja)
JPS62233839A (ja) 演算処理装置
JPH05143545A (ja) 複数命令テキストの命令選択実行処理方式