JPH1198832A - 低損失スナバ回路付きスイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 電力損失を生じないスナバ回路。 【構成】 １次巻線とスイッチ素子の直列回路の両端
に、ダイオードとリセット巻線の直列回路を、ダイオー
ド側の端が１次巻線側の端に、またリセット巻線側の端
がスイッチ素子側の端に各々結ばれるように接続し、か
つ、１次巻線とスイッチ素子の接続点とダイオードとリ
セット巻線の接続点の間にコンデンサを接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はスイッチング電源装置に
関する。

【０００２】

【従来の技術】従来、スイッチ素子のターンオフ時に生
じるサージ電圧を吸収する回路として、図４に示した回
路がよく知られている。スイッチ素子１４がターンオフ
すると、リセット巻線１１Ｃに生じる電圧が直流電源１
９の両端の電圧によってクランプされるため、間接的に
１次巻線１１Ａの電圧に生じるサージ電圧も抑えられ
る。電圧クランプによって吸収されるエネルギーは、直
流電源１９に回生されるのでサージ電圧の吸収による損
失は小さい。

【０００３】

【発明が解決しようとする課題】図４に示したスナバ回
路は、スイッチ素子１４のターンオフ時に生じるサージ
電圧を吸収することはできるが、１次巻線１１Ａを流れ
る電流の速い変化によって生じるノイズを抑えることは
できない。そこで、スイッチ素子１４の両端にはコンデ
ンサ１３が接続されており、これでノイズを減衰させて
いる。スイッチ素子１４が高速でターンオフしても、１
次巻線１１Ａを流れる電流はコンデンサ１３を充電する
時間だけゆっくりゼロになるのでノイズが小さくなる。
しかし、スイッチ素子１４がターンオンするときに、コ
ンデンサ１３に充電された電荷がスイッチ素子１４を流
れて放電するので電力損失を生じる。

【０００４】そこで本発明は、ノイズを小さくするこの
コンデンサの放電による電力損失をゼロにすることによ
って、サージ電圧とノイズの両方を電力損失を伴わない
で減衰する回路を提供することを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明はリセット巻線とダイオードの直列回路を、
１次巻線とスイッチ素子の直列回路の両端に、ダイオー
ド側の端が１次巻線側の端に、またリセット巻線側の端
がスイッチ素子側の端に各々結ばれるように接続し、か
つ、リセット巻線とダイオードの接続点と１次巻線とス
イッチ素子の接続点の間にコンデンサを接続した。

【０００６】

【作用】本発明において、１次巻線とリセット巻線の極
性は、いずれもコンデンサ側端子が一致するようになっ
ており、リセット巻線に発生するフライバック電圧が入
力電圧より高くなればダイオードが導通するので、その
上限の電圧は入力電圧の値でクランプされ、１次巻線の
フライバック電圧もクランプされるので、スイッチ素子
に加わるサージ電圧も制限される。

【０００７】説明を容易にするために、１次巻線とリセ
ット巻線の巻数比が１：１であると仮定すると、スイッ
チ素子がオン状態のときにリセット巻線に生じる電圧は
入力電圧に等しくなり、コンデンサのスイッチ素子側の
電圧がほぼゼロであることから、反対側は負の入力電圧
の値になる。また、スイッチ素子がオフ状態のときに、
コンデンサのスイッチ素子側の電圧は入力電圧にフライ
バック電圧を足した値になり、反対側はフライバック電
圧の値になるので、コンデンサ両端の電圧は入力電圧に
等しい。すなわち、コンデンサ両端の電圧は理論的には
常に一定であることから、スイッチ素子がターンオンす
る瞬間でもコンデンサの電荷が放電して電力損失を生じ
ることはない。

【０００８】電流不連続モードで発振するフライバック
コンバータやデットタイムを持つフォワードコンバータ
の場合に、オン状態でもオフ状態でもない期間が生じ
る。この期間においては、コンデンサと１次巻線とリセ
ット巻線の直列回路で共振を起こすが、１次巻線とリセ
ット巻線の極性が互いに反対向きとなるため、インダク
タンスが打ち消され、リーケージインダクタンスのみが
残り、共振周期はコンデンサの容量とリーケージインダ
クタンスによって決まる。リーケージインダクタンスは
１次巻線のインダクタンスに比べて小さな値なので、コ
ンデンサを十分大きくしても共振周期はそれ程長くなら
ない。

【０００９】スイッチ素子のターンオフ時に１次巻線を
流れる電流の立ち下がりの傾きは、コンデンサの容量と
リーケージインダクタンスによって決まるので、コンデ
ンサの容量を大きくする程傾きはゆるくなって、ノイズ
が小さくなる。

【００１０】請求項２記載の発明において、１次巻線に
インダクタを直列に接続することに れる固有インピーダンスが大きくなることから、コンデ
ンサを流れる共振電流のピーク値が下がり、コンデンサ
の内部直列抵抗成分による電力損失を小さくすることが
できる。

【００１１】

【実施例】図１は請求項１記載の発明の実施例に係る低
損失スナバ回路付きスイッチング電源装置を示す回路図
である。

【００１２】図２は請求項２記載の発明の実施例に係る
低損失スナバ回路付きスイッチング電源装置を示す回路
図である。

【００１３】図３は図１の回路の主要部の波形を示した
波形図である。

【００１４】図１の回路において、スイッチングトラン
ジスタ４両端の電圧は図３（Ａ）に示した波形のように
変化し、またリセット巻線１Ｃ両端の電圧は図３（Ｂ）
に示した波形のように変化している。コンデンサ３両端
の電圧はスイッチングトランス４両端の電圧とリセット
巻線１Ｃ両端の電圧の差であり、その値は図３（Ｃ）に
示した波形となる。また、コンデンサ３に流れる電流は
図３（Ｄ）に示した波形となる。

【００１５】図３（Ｄ）に示したように、コンデンサ３
にはスイッチングトランジスタ４がターンオフした瞬間
に電流が流れ、これがスイッチングトランジスタ４に加
わるサージ電圧を吸収すると同時に、１次巻線１Ａに流
れる電流の変化率を小さくしてノイズの発生を抑えてい
る。また、このターンオフ時にコンデンサに充電された
電荷は、その後に生じる共振によって入力側の直流電源
９に戻され、スイッチングトランジスタ４がターンオン
するときに、このスイッチングトランジスタ４を通って
放電することはない。すなわち、電力損失は生じない。

【００１６】図１及び図２に示した回路は、フライバッ
クコンバータに本発明を実施した例を示しているが、フ
ォワードコンバータにおいて実施することもできる。ま
た、自励方式と他励方式のどちらも応用できる。スイッ
チングトランジスタ４の代わりにＭＯＳＦＥＴやＩＧＢ
Ｔ等の他のスイッチ素子を応用することも可能である。

【００１７】

【発明の効果】以上のように、本発明によれば、従来の
リセット巻線によるスナバ回路の接続を少し変えること
によって、ノイズの発生をより効率よく抑えることがで
きるので応用範囲は広い。

【図面の簡単な説明】

【図１】請求項１記載の発明の実施例に係る低損失スナ
バ回路付きスイッチング電源装置を示す回路図である。

【図２】請求項２記載の発明の実施例に係る低損失スナ
バ回路付きスイッチング電源装置を示す回路図である。

【図３】図１の回路図の主要部の波形を示す波形図であ
る。

【図４】従来方式の例を示す回路図である。

【符号の説明】

１、１１ トランス ２、１２ ダイオード ３、１３ コンデンサ ４、１４ スイッチ素子 ５、１５ 発振制御回路 ６、１６ ダイオード ７、１７ コンデンサ ８、１８ 負荷 ９、１９ 直流電源 １０ インダクタ １Ａ、１１Ａ １次巻線 １Ｂ、１１Ｂ ２次巻線 １Ｃ、１１Ｃ リセット巻線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １次巻線と２次巻線を有するトランス
   と、前記トランスの１次巻線に直列に接続されたスイッ
   チ素子と、前記スイッチ素子の制御電極に接続された発
   振制御回路を備えたスイッチング電源装置において、前
   記トランスにリセット巻線を巻いて、その一方の端子を
   前記スイッチ素子の前記１次巻線が接続されている電極
   と反対側の電極に接続し、別の一方の端子をダイオード
   を介して前記１次巻線の前記スイッチ素子が接続されて
   いる端子と反対側の端子に接続し、前記ダイオードの前
   記リセット巻線側電極と前記スイッチ素子の前記１次巻
   線側電極の間にコンデンサを接続し、これによってスイ
   ッチ素子がターンオフする際に生じるサージ電圧とノイ
   ズを電力損失を伴わないで減衰することを特徴とする低
   損失スナバ回路付きスイッチング電源装置。
2. 【請求項２】 前記１次巻線にインダクタを直列に挿入
   した請求項１記載の低損失スナバ回路付きスイッチング
   電源装置。