JPH1187496A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1187496A
JPH1187496A JP24826997A JP24826997A JPH1187496A JP H1187496 A JPH1187496 A JP H1187496A JP 24826997 A JP24826997 A JP 24826997A JP 24826997 A JP24826997 A JP 24826997A JP H1187496 A JPH1187496 A JP H1187496A
Authority
JP
Japan
Prior art keywords
film
via hole
metal
migration
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24826997A
Other languages
English (en)
Inventor
Tsuneo Ikura
恒生 伊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP24826997A priority Critical patent/JPH1187496A/ja
Publication of JPH1187496A publication Critical patent/JPH1187496A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 ヴィアホールにおいて、異種金属界面を形成
することなく、耐マイグレーション性の低下及び工程数
の増加を防止する半導体装置の製造方法を提供すること
を目的とする。 【解決手段】 シリコン半導体基板11の絶縁膜12上
に第1金属膜14から成る第1層目の配線パターン16
を形成し、第1層目の配線パターン16の形成された基
板上に層間絶縁膜17を形成する。そして、層間絶縁膜
17にヴィアホール18を形成するとともにヴィアホー
ル18の底部に前記第1金属膜14が露出するように反
射防止膜15をエッチングする。次に、表面の垂直方向
を軸方向として回転する半導体基板の斜め方向からの指
向性を有するスパッタによりヴィアホール18の底部以
外に耐マイグレーション用膜21を形成する。耐マイグ
レーション用膜21上に第2金属膜17及び反射防止膜
23がこの順序で積層され、第1金属膜14と第2金属
膜とが直接接続される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ヴィアホールを介
して配線間を接続する半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路の高性能化、高集積化に
伴い、配線幅及び配線ピッチの微細化が進むとともにA
l(アルミニウム)等の金属膜から成る配線の多層化が
進んでいる。図3は、従来の半導体集積回路における多
層配線構造を示す断面図である。トランジスタ等の素子
が形成されたシリコン半導体基板1上に絶縁膜2が形成
され、この絶縁膜2上にTiから成る耐マイグレーショ
ン膜3、Alから成る第1金属膜4及びTiNから成る
反射防止膜5が、この順序で例えばスパッタ法により積
層された後、所定のパターンに加工され、第1層目の配
線パターンが形成される。この第1層目の配線パターン
の反射防止膜5上に、例えばCVD法によりPSG等か
ら成る層間絶縁膜6が形成され、この層間絶縁膜6にヴ
ィアホール10が形成される。その後、前記層間絶縁膜
6上とヴィアホール10の側面及び底面にTiから成る
耐マイグレーション用膜7が形成される。そして、Al
から成る第2金属膜8がスパッタにより耐マイグレーシ
ョン用膜7及びヴィアホール10上に形成される。この
耐マイグレーション用膜7は、第2金属膜8を形成する
ためのウエッティング膜としても機能する。従って、こ
の耐マイグレーション用膜7によって、スパッタにより
照射されたAlがヴィアホール10内に充填され、その
後、第2金属膜8が耐マイグレーション用膜7の上及び
ヴィアホール10の上に形成される。そして、TiNか
ら成る反射防止膜9が第2金属膜8の上に形成される。
この後、所定のパターンに加工して耐マイグレーション
用膜7、第2金属膜8及び反射防止膜9から成る第2層
目の配線パターンが層間絶縁膜6の上に形成される。上
述のように、ヴィアホール10を介して第1層目の配線
と第2層目の配線とが接続される。
【0003】前記ヴィアホール10において、Alから
成る第1金属膜4とAlから成る第2金属膜8との間に
は、第1層目の反射防止膜5と第2層目の耐マイグレー
ション用膜7が形成されている。即ち、同一種類の金属
Alから成る第1金属膜4と第2金属膜8との間に、異
種金属膜であるTiN,Tiが介在されており、第1金
属膜4から第2金属膜8までの間には、3つの異種金属
間界面が形成されている。このため、ヴィアホール10
では、抵抗値が高くなるとともに、耐マイグレーション
性が低下するという問題が生じている。
【0004】上述の問題を解消する技術が、例えば特開
平5−47940号公報に提案されている。この技術
は、ヴィアホールの底面及び側壁に形成される耐マイグ
レーション用のTiN膜の膜厚が層間絶縁膜の上に形成
されるTiN膜の膜厚の1/3〜1/5になることを利
用して、TiN膜に対して全面エッチバックを行い、ヴ
ィアホールの底部のTiN膜を除去している。そして、
ヴィアホールを介して第1層目の積層メタル配線層のA
l合金膜と第2層目の積層メタル配線層のAl合金膜と
を直接接続するとともに、層間絶縁膜の上に形成された
TiN膜を耐マイグレーション用膜として用いている。
【0005】また、上述の問題を解消する別の技術が、
例えば特開平5−198685号公報に提案されてい
る。この技術は、下層の金属配線のAl合金膜及び上層
の金属配線のAl合金膜と同一種金属Alから成るプラ
グをヴィアホール内に形成し、このプラグ及び層間絶縁
膜の上に上層金属配線のAl合金膜を直接形成し、上層
金属配線と下層金属配線とを接続している。
【0006】また、エレクトロマイグレーションが発生
した場合に、断線等の不具合が生じないように配線に対
する信頼性を向上させる技術が、例えば、特開平1−3
04752号公報に提案されている。この技術は、下層
配線のAl合金膜と上層配線のAl合金膜と同一種類の
金属膜であるAl合金膜をヴィアホールの側壁に側壁膜
として形成し、異種金属から成るプラグをヴィアホール
内に形成して、下層配線と上層配線とを接続している。
そして、エレクトロマイグレーションが発生した場合に
も、Al合金膜から成る側壁膜によって断線等を防止
し、接続信頼性を向上させている。
【0007】
【発明が解決しようとする課題】前述の特開平5−47
940号公報に提案されている技術は、耐マイグレーシ
ョン用のTiN膜を形成した後に、TiN膜に対する全
面エッチバックを行い、ヴィアホールの底部のTiN膜
を除去する工程を行う。このため、工程が1つ増加する
ので、半導体装置の製造コストが増大する。また、Ti
N膜を除去する工程時に異物がヴィアホール内及びTi
N膜上に付着する可能性もあり、歩留りが低下する等の
問題が生じる場合がある。
【0008】また、前述の特開平5−198685号公
報に提案されている技術は、Alから成るプラグをヴィ
アホールに形成し、下層金属配線及び上層金属配線を前
記プラグにそれぞれ直接接続する。このため、上層配線
のAl合金膜の下に耐マイグレーション用の異種金属膜
を形成することができない。これによって、上層金属配
線の耐マイグレーション性が低下するという問題があ
る。
【0009】なお、特開平1−304752号公報に提
案されている技術では、下層配線のAl合金膜と上層配
線のAl合金膜との間に2つの異種金属間界面が形成さ
れているので、ヴィアホールにおける抵抗値の増加を防
止することができないとともに、耐マイグレーション性
の低下を防止することもできない。
【0010】本発明の目的は、ヴィアホールを介して接
続される多層配線の間に異種金属界面を形成することな
く、耐マイグレーション性の低下及び工程数の増加を防
止する半導体装置の製造方法を提供することである。
【0011】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ヴィアホールを介して配線層間を接続する半
導体装置の製造方法であって、半導体基板上に形成され
た下層配線層上に層間絶縁膜を形成し、前記層間絶縁膜
にヴィアホールを形成するとともに前記ヴィアホールの
底部に前記下層配線層表面を露出させ、基板の垂直方向
を軸方向として回転する前記半導体基板の斜め方向から
の指向性を有するスパッタにより前記ヴィアホールの側
壁部及び前記層間絶縁膜上に耐マイグレーション用或い
はウェッティング用の金属膜を形成し、この金属膜上及
びヴィアホール内に上層配線用金属膜を形成して、上層
配線層を前記層間絶縁膜上に形成することを特徴とす
る。
【0012】前記下層配線層は積層金属配線構造からな
り、この下層配線層に反射防止膜が形成されると共に、
ヴィアホール上の反射防止膜を除去し、下層配線層表面
を露出させ、前記ヴィアホールの側壁部及び前記層間絶
縁膜上に耐マイグレーション用膜を形成し、前記耐マイ
グレーション用膜上及びヴィアホール内に上層配線用金
属膜を形成し、前記層間絶縁膜上に上層配線層を形成す
るように構成することができる。
【0013】上述の半導体装置の製造方法によれば、回
転する半導基板の斜めから方向からの指向性を有するス
パッタによりヴィアホールの底部以外のヴィアホールの
側壁部及び層間絶縁膜上だけに耐マイグレーション用或
いはウェッティング用の金属膜を形成することができ
る。これによって、ヴィアホールの底部に耐マイグレー
ション用等の金属膜が形成されないので、ヴィアホール
の底部の耐マイグレーション用等の金属膜を除去する工
程は必要がない。従って、工程数の増加を防止すること
ができるので、製造コストの増加の防止及び異物付着の
可能性の低減による信頼性の向上を図ることができる。
【0014】また、上層配線層の下には、耐マイグレー
ション用膜を形成することができるので、上層配線層の
耐マイグレーション性の低下を防止することができる。
さらに、ヴィアホールを介して接続される上層配線層と
下層配線層とが、異種金属を介さずに同一の金属だけで
接続することができる。これによって、ヴィアホールに
おける抵抗値を低減させることができるとともに、ヴィ
アホールの耐マイグレーション性を向上させることもで
きる。
【0015】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法の実施の形態について図面を参照して設定する。図
1は、本発明の実施の形態を示す断面図である。
【0016】図1(a)に示すように、トランジスタ等
が形成されたシリコン半導体基板11上に絶縁膜12が
形成される。この絶縁膜12上に、膜厚400Å(オン
グストローム)のTiから成る耐マイグレーション用膜
13、膜厚6000ÅのAlから成る下層配線層となる
第1の金属膜14、膜厚400ÅのTiNから成る反射
防止膜15が、例えば、スパッタ法によりこの順序で積
層され、リソグラフィー及びエッチングプロセスにより
第1層目の配線パターン16が形成される。そして、こ
の第1層目の配線パターン16が形成された基板上に、
例えば、CVD法により膜厚6000〜9000ÅのP
SG(Phospho-Silicate Glass)から成る層間絶縁膜1
7が形成される。
【0017】そして、図1(b)に示すように、リソグ
ラフィー及びエッチングプロセスにより、ヴィアホール
18が層間絶縁膜17に形成される。このエッチングプ
ロセスでは、フッ素原子を含んだガスが用いられ、この
ガスは、ヴィアホール18を形成するとともにヴィアホ
ール18の底部に露出した反射防止膜15も同時に除去
する。これによって、ヴィアホール18の底部には、A
lから成る第1金属膜14が露出している。
【0018】次に、Tiから成る耐マイグレーション用
膜がヴィアホール18の側壁及び層間絶縁膜17上に形
成される。図2は、耐マイグレーション用膜が形成され
る場合の半導体基板11の状態を示した断面図である。
【0019】この場合、スパッタにおいて、照射された
Tiが、深さ方向と口径との比が15:10であるコリ
メータを通過し、通過したTiは、図2に示すように一
定方向進む。そして、この一定方向に進むTiは、前記
半導体基板に照射される。前記半導体基板11は、Ti
の進む方向に対して角度θだけ傾けられ、半導体基板1
1の表面の垂直方向を軸方向として一定の速度で回転さ
れる。この角度θは、層間絶縁膜17の膜厚をDとし、
反射防止膜15の膜厚をXとし、ヴィアホール18の口
径をWとした場合に、下記の数式1で求められる。
【0020】
【数式1】θ=tan-1{W/(D+X)}
【0021】例えば、層間絶縁膜17の膜厚Dが800
0Åであり、反射防止膜15の膜厚Xが400Åであ
り、ヴィアホール18の口径Wが0.4μmである場
合、半導体基板11の角度θは、約25度に設定され
る。図1(c)に示すように、一定速度で回転する半導
体基板11の斜め方向からの指向性の有るスパッタによ
りヴィアホール18の側壁及び層間絶縁膜17上にだけ
膜厚400ÅのTiから成る耐マイグレーション用膜2
1を形成することができる。即ち、ヴィアホール18の
底部に耐マイグレーション用膜21を形成しないように
することができる。
【0022】そして、図1(d)に示すように、上層の
配線層となる第2金属膜22を形成するために、この耐
マイグレーション用膜21が形成された半導体基板11
に対して約530℃の熱処理を行い、スパッタによりA
lを耐マイグレーション用膜21上に照射する。前記熱
処理により照射されたAlは高温Alとなり、この高温
Alは、ウエッティング膜として機能する耐マイグレー
ション用膜21上を滑り、ヴィアホール18内に導かれ
る。ヴィアホール18内にAlが充填された後、膜厚6
000ÅのAlから成る第2金属膜22が前記耐マイグ
レーション用膜21の上及びヴィアホール18に形成さ
れる。
【0023】上述のように、照射されたAlが高温Al
となり、耐マイグレーション用膜21がウエッティング
膜として機能することで、確実にヴィアホール18内に
Alを充填することができる。これによって、平坦な第
2金属膜22を形成することができる。
【0024】次に、スパッタにより膜厚400ÅのTi
Nから成る反射防止膜23が第2金属膜22の上に形成
され、その後、リソグラフィー及びエッチングプロセス
が行われて、第2積層配線24が形成される。
【0025】上述の方法によって、ヴィアホール18を
介して接続される第1層目の配線パターン16と第2層
目の配線パターン24との間には、異種金属は形成され
ない。即ち、第1金属膜14と第2金属膜22とは、直
接接続される。これによって、ヴィアホール18におけ
る抵抗値を低減させることができるとともに、ヴィアホ
ール18の耐マイグレーション性を向上させることがで
きる。さらに、第1金属膜14及び第2金属膜22の上
下には、反射防止膜15,23と耐マイグレーション用
膜13,21が形成されるので、第1層目の配線パター
ン16及び第2層目の配線パターン24の耐マイグレー
ション性の低下を防止することができる。
【0026】また、本実施の形態は、耐マイグレーショ
ン用膜21を形成する場合に、傾斜された半導体ウェハ
が回転され、その半導体ウェハには斜め方向からTiが
照射される。これによって、ヴィアホール18の底部に
耐マイグレーション用膜21を形成しない。従って、ヴ
ィアホール18の底部の耐マイグレーション用膜21を
除去する工程を省くことができるので、コストの増加の
防止、及び異物付着の可能性の低減による信頼性の向上
を図ることができる。なお、本実施の形態では、傾斜さ
れた半導体基板に対してTiを照射する方法について述
べたが、半導体基板を傾斜させずに半導体基板の斜めか
らTiを照射するようにしてもよい。
【0027】また、本実施の形態は、ヴィアホール18
を介して第1層目の配線パターン16と第2層目の配線
パターン24とを接続する方法について示したが、3層
以上の積層配線構造となる場合でも、本実施の形態で示
した方法と同様の方法を行うことで同様の効果を奏する
ことができる。
【0028】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、ヴィアホールの底部に耐マイグレーション用等の金
属膜が形成されないので、工程数の増加を防止でき、コ
ストの増加の防止及び異物付着の可能性の低減による信
頼性の向上を図ることができる。さらに、ヴィアホール
において、下層の配線層と上層の配線層とが異種金属を
介さずに直接接続されるので、ヴィアホールにおける抵
抗値を低減させることができるとともに、耐マイグレー
ション性を向上させることもできる。
【0029】また、上層配線層の下部には、耐マイグレ
ーション膜を形成することができるので、積層配線の耐
マイグレーション性の低下を防止することもできる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す断面図である。
【図2】耐マイグレーション用膜が形成される場合の半
導体基板の状態を示した断面図である。
【図3】従来の半導体集積回路の多層配線構造の一部を
示す断面図である。
【符号の説明】
11 半導体基板 14 第1金属膜 15 反射防止膜 16 第1層目の配線パターン 17 層間絶縁膜 18 ヴィアホール 21 耐マイグレーション用膜 22 第2金属膜 24 第2層目の配線パターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ヴィアホールを介して配線層間を接続す
    る半導体装置の製造方法であって、半導体基板上に形成
    された下層配線層上に層間絶縁膜を形成し、前記層間絶
    縁膜にヴィアホールを形成するとともに前記ヴィアホー
    ルの底部に前記下層配線層表面を露出させ、基板の垂直
    方向を軸方向として回転する前記半導体基板の斜め方向
    からの指向性を有するスパッタにより前記ヴィアホール
    の側壁部及び前記層間絶縁膜上に耐マイグレーション用
    或いはウェッティング用の金属膜を形成し、この金属膜
    上及びヴィアホール内に上層配線用金属膜を形成して、
    上層配線層を前記層間絶縁膜上に形成することを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】 前記下層配線層は積層金属配線構造から
    なり、この下層配線層に反射防止膜が形成されると共
    に、ヴィアホール上の反射防止膜を除去し、下層配線層
    表面を露出させ、前記ヴィアホールの側壁部及び前記層
    間絶縁膜上に耐マイグレーション用膜を形成し、前記耐
    マイグレーション用膜上及びヴィアホール内に上層配線
    用金属膜を形成し、前記層間絶縁膜上に上層配線層を形
    成することを特徴とする請求項1に記載の半導体装置の
    製造方法。
JP24826997A 1997-09-12 1997-09-12 半導体装置の製造方法 Pending JPH1187496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24826997A JPH1187496A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24826997A JPH1187496A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1187496A true JPH1187496A (ja) 1999-03-30

Family

ID=17175625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24826997A Pending JPH1187496A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1187496A (ja)

Similar Documents

Publication Publication Date Title
JP2811131B2 (ja) 半導体装置の配線接続構造およびその製造方法
JP2002093911A (ja) 半導体装置および製造方法
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
KR20050069591A (ko) 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
JPH065715A (ja) 配線層の形成方法
JP3133842B2 (ja) 多層配線構造の製造方法
JPH0212859A (ja) 多層配線の形成方法
JPH1187496A (ja) 半導体装置の製造方法
TW413917B (en) Semiconductor device and method of manufacturing the same
JPH0621236A (ja) 半導体装置およびその製造方法
JP3137719B2 (ja) 半導体装置の製造方法
JPH01255249A (ja) 半導体集積回路装置
JPS599964A (ja) 半導体装置の電極および配線の形成方法
JPS6365646A (ja) 半導体装置
JPH1126575A (ja) 半導体装置およびその製造方法
JPH07147281A (ja) 半導体集積回路装置の製造方法
JPH0547764A (ja) 半導体装置とその製造方法
KR940008021B1 (ko) 반도체장치의 배선형성법
JPH04348054A (ja) 半導体装置の製造方法
KR100487476B1 (ko) 반도체장치의제조방법및그에따라제조되는반도체장치
JP3533022B2 (ja) 半導体集積回路装置およびその製造方法
JPH03245532A (ja) 半導体装置の製造方法
JPH02117137A (ja) 半導体装置
JPH01151246A (ja) 半導体集積回路装置の多層配線
JPH05102150A (ja) 半導体装置及びその製造方法