JPH1183911A - 電流検出回路 - Google Patents

電流検出回路

Info

Publication number
JPH1183911A
JPH1183911A JP9242979A JP24297997A JPH1183911A JP H1183911 A JPH1183911 A JP H1183911A JP 9242979 A JP9242979 A JP 9242979A JP 24297997 A JP24297997 A JP 24297997A JP H1183911 A JPH1183911 A JP H1183911A
Authority
JP
Japan
Prior art keywords
transistor
current
detection
transistors
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9242979A
Other languages
English (en)
Inventor
Hiroyuki Kaneko
洋之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP9242979A priority Critical patent/JPH1183911A/ja
Publication of JPH1183911A publication Critical patent/JPH1183911A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、通常の電流検出と電流値が大きい
過電流等の検出を精度よく行うことを目的とする。 【解決手段】 検出される電流が流れる第1のトランジ
スタQ1 と、第1のトランジスタQ1 とカレントミラー
を構成する第2のトランジスタQ2 に直列接続され第1
のトランジスタQ1 に流れる電流に対し所定の比率を以
って流れる電流を検出する検出抵抗3と、第2のトラン
ジスタQ2 に並列接続され検出される電流が所定の設定
値以下ではオン設定され検出される電流が所定の設定値
を超えたときはオフ設定されて前記比率を切り替える第
3のトランジスタQ3 とを有することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高分解能な電流検
出と過電流等の検出とを共通化することができる電流検
出回路に関する。
【0002】
【従来の技術】一般に、モータ等の負荷を高速でスイッ
チング駆動する手段として、パワーMOS等が広く用い
られている。モータの種類によっては、モータに流れる
電流を精度よく検出して制御する必要があり、その電流
検出方法として、電流が流れているラインに直列に検出
抵抗(数10mΩ〜数mΩ程度)を挿入し、この抵抗両
端の電圧降下を測定する方法が知られている。このよう
な検出抵抗を挿入する方法で、パワートランジスタと同
一チップ上に集積することができ、かつジュール熱損失
も少ない回路として、例えば、いわゆるミラーMOSを
用いた電流検出回路がある(米国特許USP−4553
084号)。この従来技術は、主MOSに流れている電
流を、ミラーMOSのソースに接続された検出抵抗両端
の電位差として検出するものであり、主MOS、ミラー
MOS及び検出抵抗は、同一チップ上に容易に集積する
ことが可能であり、かつ電流のメインパスには抵抗が挿
入されていないため、ジュール熱損失を比較的小さく抑
えられる。検出抵抗両端の電位差を外部増幅器で増幅す
ると、電流値に比例した電圧として取り出すことが可能
となる。
【0003】ここで、何らかの原因により負荷に短絡事
故が生じた場合を考える。負荷が短絡するとパワーMO
Sに過大電流が流れることになり、チップに接続されて
いるワイヤが溶断したり、チップ焼損が起こるおそれが
ある。また、このような短絡事故ではなく、何らかの原
因で電源電圧が上昇してしまった場合で、パワーMOS
の最大電流許容値以下の場合でも、負荷の保護のため、
電流を所定値以下に制限したい場合がある。このような
場合、過電流状態を防ぐためにパワーMOSに流れてい
る電流を検出し、パワーMOSをオフ状態にする過電流
検出回路を設ける必要がある。
【0004】以上のように、負荷制御用の電流検出(以
下、単に電流検出と云う)と、事故防止用の電流検出
(以下、過電流検出と云う)を前記のような従来技術で
両立させると以下に述べるような問題点が生じる。
【0005】
【発明が解決しようとする課題】図7に、電流検出と過
電流検出を共用することを考えた回路例を示す。電源2
1にモータ等の負荷22が接続され、負荷22に直列に
主MOS23が接続されている。主MOS23に流れる
電流を、ミラーMOS24のソースに接続した検出抵抗
25両端の電位差として検出する。電流検出精度を上げ
るため、検出抵抗25の抵抗値は、数mΩ〜数10mΩ
程度の小さな値となり、これに伴って発生する電位差も
比較的小さいので増幅器26で増幅し制御回路27に送
る。制御回路27では、増幅器26出力から電流検出を
行い、負荷22を制御するため所定の制御電圧を発生
し、主MOS23、ミラーMOS24のゲートを制御す
る。一方、検出された電流がある所定の値に達した場
合、警報信号を生成したりあるいは主MOS23をオフ
し、主MOS23自体あるいは負荷22等を保護する。
ここで、一般に、負荷制御の検出電流範囲と過電流レベ
ルは離れていることが多い。過電流レベルはシステム構
成により異なるが、負荷保護等を目的としているため、
安全マージンが確保されており、通常制御の電流レベル
よりかなり大きな電流値となる。例えば、通常の電流検
出範囲では1AのFS(フルスケール)で制御が行わ
れ、過電流検出レベルは5Aというような関係になる。
このため、電流検出と過電流検出を同一の検出回路で共
用しようとすると、検出回路のFSを過電流検出レベル
に合わせて設定せざるを得ず、通常設定している電流検
出の感度が低くなってしまう。そこで、後段の増幅器2
6のゲインを、電流検出と過電流検出とで切り替え、結
果として、電流検出感度を変化させることが考えられ
る。しかし、後段の増幅器26のゲインを変化させる
と、次のような問題が生じる。前述したように、一般
に、電流検出精度を高めるために、検出抵抗25に発生
する電位差は微小であり、後段の増幅器26のゲイン
は、ある程度高く設定せざるを得ない。一方、増幅器2
6には固有のオフセット電圧があり、一般的な低価格汎
用のオペアンプでは数mV程度のオフセット電圧があ
る。ここで、増幅器26のゲインを仮に100倍、オフ
セット電圧を1mVとすると、出力でのオフセット電圧
は100mVとなるが、上述のように途中でゲインを例
えば10倍に切り替えると、出力でのオフセット電圧は
1/10の10mVになる。この入出力特性を図8に示
す。通常の電流検出範囲(低電流域)ではオフセット電
圧Vos1 を持った特性線eで示され、予め設定した閾値
になると、増幅器26のゲインが切り替えられて小さく
なり、オフセット電圧Vos2 を持った特性線fで示され
る入出力関係となる。このように、オフセット電圧がゲ
インを切り替えることによって変化してしまうと、入力
電流=0のときの出力電圧をストアして電流検出・過電
流検出動作にときに、この出力電圧でキャリブレーショ
ンをするような、オートゼロ方式の回路構成でも誤差が
非常に大きくなってしまう。
【0006】上記の増幅器のゲインを切り替えて電流検
出感度を変化させることに関し、特開平1−19917
0号公報には、増幅器としてオペアンプを用い、そのフ
ィードバック抵抗に、MOSFETと抵抗の直列回路を
並列に接続し、そのMOSFETをオン・オフさせるこ
とで増幅器のゲインを切り替えて検出感度を変化させ、
光電流のような微小電流を正確に測定できるようにした
電流検出回路が開示されている。しかし、この従来技術
においても、オペアンプ自身のオフセット電圧がゲイン
を切り替えることで変化してしまうという問題は残って
おり、通常の電流検出と電流値が大きい過電流検出を精
度よく行うことは困難である。
【0007】本発明は、このような従来の問題点に着目
してなされたもので、通常の電流検出と電流値が大きい
過電流等の検出を精度よく行うことができ、また熱設計
上有利な電流検出回路を提供することを目的とする。
【0008】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、検出される電流が流れる第
1のトランジスタと、該第1のトランジスタとカレント
ミラーを構成する第2のトランジスタと、該第2のトラ
ンジスタと直列に接続され前記第1のトランジスタに流
れる電流に対し所定の比率を以って流れる電流を検出す
る検出抵抗と、前記第2のトランジスタと並列に接続さ
れ前記検出される電流が所定の設定値以下ではオン設定
され前記検出される電流が前記所定の設定値を超えたと
きはオフ設定されて前記比率を切り替える第3のトラン
ジスタとを有することを要旨とする。この構成により、
検出する電流値が例えば0〜10A程度の通常の電流検
出動作では、第1、第2、第3のトランジスタがオン設
定される。このとき、カレントミラーにおけるミラート
ランジスタ側の実効的なオン抵抗は、第2のトランジス
タのオン抵抗と第3のトランジスタのオン抵抗との並列
抵抗値となり、この実効的なオン抵抗と第1のトランジ
スタのオン抵抗との比率、いわゆるミラー比に応じた電
流が検出抵抗に流れる。電流検出精度を上げるため、検
出抵抗の抵抗値は通常小さく設定されているので検出抵
抗に生じた電位差を増幅器等で増幅し、その電圧出力に
より電流値検出が行われる。検出する電流値が例えば1
2.8〜34.7A程度の過電流検出動作では、第3の
トランジスタはオフ設定され、第1、第2のトランジス
タのみがオン設定される。このとき、カレントミラーに
おけるミラートランジスタ側のオン抵抗は、第2のトラ
ンジスタのオン抵抗のみとなり、この第2のトランジス
タのオン抵抗と第1のトランジスタのオン抵抗との比
率、いわゆるミラー比が通常の電流検出動作時より低く
切り替えられて過電流値の検出が行われる。
【0009】請求項2記載の発明は、上記請求項1記載
の電流検出回路において、前記第3のトランジスタは、
前記検出される電流が前記所定の設定値を超えたとき
は、前記検出抵抗により前記電流を検出する所定の時間
だけオフ設定されることを要旨とする。この構成によ
り、検出する電流が所定の設定値を超えた過電流検出動
作時には、電流検出に要する所定時間の間だけミラート
ランジスタ側のオン抵抗が第2のトランジスタ単独のオ
ン抵抗となってミラー比が通常の電流検出動作時より低
く切り替えられて過電流値の検出が行われる。
【0010】請求項3記載の発明は、上記請求項1又は
2記載の電流検出回路において、前記第1、第2、第3
のトランジスタは、MOSトランジスタであり、該第
1、第2、第3のトランジスタのゲート幅W/ゲート長
L比がそれぞれ(W/L)1 ,(W/L)2 ,(W/
L)3 であるとき、(W/L)1 >(W/L)3 ≧(W
/L)2 の関係を持つことを要旨とする。この構成によ
り、第1のトランジスタのオン抵抗;第3のトランジス
タのオン抵抗;第2のトランジスタのオン抵抗の関係が
小;中;大となる。これにより、検出する電流が所定の
設定値を超えてミラートランジスタ側のオン抵抗が第2
のトランジスタのオン抵抗のみとなったときミラー比を
十分に低く切り替えて電流値が大きい過電流域の検出を
通常の電流検出と回路を共通化することが可能となる。
また検出する電流が所定の設定値以下でミラートランジ
スタ側のオン抵抗が第2のトランジスタのオン抵抗と第
3のトランジスタのオン抵抗との並列抵抗値となったと
きはミラー比を適切な値まで高めて検出抵抗に生じる電
位差を十分大にし、低電流域感度を高感度に設定するこ
とが可能となる。
【0011】請求項4記載の発明は、上記請求項1又は
2記載の電流検出回路において、前記第1、第2、第3
のトランジスタは、バイポーラトランジスタであり、該
第1、第2、第3のトランジスタのエミッタ面積がそれ
ぞれE1 ,E2 ,E3 であるとき、E1 >E3 ≧E2
関係を持つことを要旨とする。この構成により、バイポ
ーラトランジスタを適用した場合においても、上記と同
様に、第1のトランジスタのオン抵抗;第3のトランジ
スタのオン抵抗;第2のトランジスタのオン抵抗の関係
が小;中;大となり、上記と同様の作用が得られる。
【0012】
【発明の効果】請求項1記載の発明によれば、検出され
る電流が所定の設定値を超えたか否かに応じて、通常後
段に接続する増幅器のゲインを切り替えずに、カレント
ミラーにおけるミラートランジスタ側に流れる電流の比
率、いわゆるミラー比を切り替えているので、増幅器の
ゲインの切り替えに基づくオフセット電圧の変化に起因
した誤差は発生せず、通常の電流検出と電流値が大きい
過電流検出等を精度よく行うことができる。
【0013】請求項2記載の発明によれば、検出する電
流が所定の設定値を超えた過電流等の検出動作時にの
み、ミラートランジスタ側のオン抵抗を高く設定するこ
とで熱設計の点で有利になる。
【0014】請求項3記載の発明によれば、検出する電
流が所定の設定値を超えてミラートランジスタ側のオン
抵抗が第2のトランジスタのオン抵抗のみとなったとき
ミラー比を十分に低く切り替えて電流値の大きい過電流
域等の検出を通常の電流検出と回路を共通化することが
容易となる。また、検出する電流が所定の設定値以下で
ミラートランジスタ側のオン抵抗が第2のトランジスタ
のオン抵抗と第3のトランジスタのオン抵抗との並列抵
抗値となったときはミラー比を適切な値まで高めて検出
抵抗に生じる電位差を十分大にし、低電流域感度を高感
度に設定することができる。
【0015】請求項4記載の発明によれば、バイポーラ
トランジスタを適用した場合においても、上記請求項3
記載の発明と同様の効果がある。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0017】図1乃至図5は、本発明の第1の実施の形
態を示す図である。まず、図1を用いて、電流検出回路
の構成を説明する。本実施の形態では、各トランジスタ
にMOSトランジスタが用いられている。図1におい
て、電源1に例えばモータ等の負荷2が接続され、この
負荷2に流れる電流が第1のトランジスタ(メイントラ
ンジスタ)Q1 で制御されるようになっている。第1の
トランジスタQ1 のドレインには、ゲート幅Wとゲート
長Lの比(以下、W/L比と云う)の異なる第2のトラ
ンジスタ(サブトランジスタ1)Q2 のドレインが接続
され、第2のトランジスタQ2 のゲートは第1のトラン
ジスタQ1 のゲートに共通接続され、第2のトランジス
タQ2 のソースは検出抵抗3を介して第1のトランジス
タQ1 のソースに接続されている。即ち、第1のトラン
ジスタQ1 と第2のトランジスタQ2 でカレントミラー
が構成されている。第2のトランジスタQ2 には並列に
第3のトランジスタ(サブトランジスタ2)Q3 が接続
されている。つまり、両トランジスタQ2 ,Q3 は、そ
れぞれのドレインが共通接続され、それぞれのソースが
共通接続されている。第3のトランジスタQ3 のW/L
比は、第1のトランジスタQ1 のW/L比と第2のトラ
ンジスタQ2 のW/L比の中間の値を持っている。つま
り、第1、第2、第3のトランジスタQ1 ,Q2 ,Q3
の各W/L比を、それぞれ(W/L)1 ,(W/
L)2 ,(W/L)3 とすると、(W/L)1>(W/
L)3 ≧(W/L)2 という関係になっている。第1の
トランジスタQ1 と第2のトランジスタQ2 の共通接続
ゲートは制御回路6に接続されている。また、第3のト
ランジスタQ3 のゲートは独立に制御回路6に接続され
ている。一方、第2、第3のトランジスタQ2 ,Q3
各ソースと検出抵抗3との接続点は増幅器4を介してA
/Dコンバータ5に接続されている。A/Dコンバータ
5のデジタル信号出力は制御回路6に入力されている。
【0018】第1、第2、第3のトランジスタQ1 ,Q
2 ,Q3 等は、同一半導体チップに集積されている。特
に、このように大電流を扱うパワーMOSでは、それぞ
れ所定のW/L比を持つ複数のトランジスタを多数並列
接続して用いることが多く、このセルの数によりW/L
比を正確に且つ容易に変化させることができる。図2
に、パワーMOSの平面接続の例を示す。11はソース
領域、12はドレイン領域、13a,13b,13c
は、それぞれ独立したゲート電極、14a,14b,1
4cは、それぞれ独立したソース電極、15は共通ドレ
イン電極である。このように、パワーMOSは所定のW
/L比を持つセルを多数並列接続しているので、本実施
の形態のように、W/L比の異なる複数のパワーMOS
である第1、第2、第3のトランジスタQ1 ,Q2 ,Q
3 を電気的に独立させてレイアウトすることは容易であ
る。
【0019】次に、上述のように構成された電流検出回
路の作用を説明する。いま、負荷2の電流制御を行う電
流範囲を0〜10Aと仮定する。第1のトランジスタQ
1 のオン抵抗は、チップサイズや系の熱抵抗等により設
定されるが、仮に40mΩとし、第2のトランジスタQ
2 のオン抵抗を800mΩ、第3のトランジスタQ3
オン抵抗を400mΩ、検出抵抗3の値は30mΩとす
る。第1のトランジスタQ1 に流れる電流が小さいとき
は、制御回路6により第1、第2、第3のトランジスタ
1 ,Q2 ,Q3 のゲートが共通の制御信号で駆動され
る。オン抵抗800mΩの第2のトランジスタQ2 とオ
ン抵抗400mΩの第3のトランジスタQ3 は並列接続
されているので、実効的な並列抵抗値は267mΩとな
り、第1のトランジスタQ1 のオン抵抗値は40mΩな
ので、第1のトランジスタQ1 に流れる電流をI1 とす
ると、検出抵抗3にはI1 ×0.13の電流が流れ、I
1=0〜10Aに対しては、検出抵抗3に0〜39mV
の電位差が生じる。この微小電圧信号をA/Dコンバー
タ5の入力レンジ(通常は5VFS)に合わせるために
増幅器4で100倍に増幅し、0〜3.9Vの電圧信号
に変換した後、A/D変換する。一方、このシステムの
過電流レベルを仮に20〜30A程度に設定する。いま
何らかの異常が起こり、通常の電流制御範囲(0〜10
A)を超えた電流が第1のトランジスタQ1 に流れ始め
たとする。制御回路6は予め設定してある電圧値、例え
ば5V(I1 =12.8Aに相当)を超えた時点で、第
3のトランジスタQ3 をオフさせる。そうすると、電流
経路はオン抵抗40mΩの第1のトランジスタQ1 とオ
ン抵抗800mΩの第2のトランジスタQ2 だけになる
ので、検出抵抗3には、I1 ×0.048の電流が流れ
ることになり、その出力電圧を増幅器4で100倍する
と、34.7Aで5VFSの出力が得られることにな
る。このようにして得られる第1のトランジスタQ1
流れる電流I1 と増幅器4の出力電圧の関係を図3に示
す。特性線aは約0〜10A、特性線bは約12.8〜
34.7Aでの増幅器4の出力電圧を示している。第
1、第2、第3のトランジスタQ1 ,Q2 ,Q3 の各W
/L比、検出抵抗3の値及び増幅器4のゲインは、それ
ぞれ上述した各パラメータを使用しており、増幅器4は
電源電圧5Vで使用して、5V以上の出力では飽和する
ことを想定している。入力電流I1 が0〜12.8Aま
では、第1、第2、第3のトランジスタQ1 ,Q2 ,Q
3の各ゲートが同電位の制御信号で駆動されるので、約
0.39V/A(=0.13×I1 ×30mΩ×10
0)の傾きを持って出力電圧が入力電流に比例して大き
くなっていく。そして予め設定された値(ここでは5V
とする)に達すると、制御回路6は、第3のトランジス
タQ3 のゲートを常に閾値以下に下げるので、結局、増
幅器4の出力は約0.144V/A(=0.048×I
1 ×30mΩ×100)の傾きを持った特性線bで示さ
れる入出力関係となる。勿論、この変移点での出力を安
定させるために、ヒステリシス特性を持たせてもよい。
また制御回路6は、当然論理回路で実現してもよいし、
マイコン等を用いソフトウェアで制御してもよい。
【0020】図4には、マイコンで電流制御と過電流検
出を処理する場合のフローチャートの例を示す。入力電
流を読み込み(ステップ101)、読み込んだ電流値が
通常電流検出領域と過電流検出領域の境界電流値Ia 以
上であるか否かを判断する(ステップ102)。読み込
んだ電流値が境界電流値Ia 以下の場合、検出電流Iou
t は式(1)で計算する(ステップ103)。
【0021】
【数1】 Iout =(Vout /α1 )+Ios …(1) Vout ;増幅器4の出力電圧 α1 ;低電流域での感度(V/A) Ios;オフセット値 このとき、第1、第2、第3のトランジスタQ1
2 ,Q3 は共通の制御信号で同時に駆動される(ステ
ップ104)。ステップ102の判断で読み込んだ電流
値が境界電流値Ia 以上の場合、検出電流Iout は式
(2)で計算する(ステップ105)。
【0022】
【数2】 Iout =(Vout /α2 )+Ios …(2) α2 ;高電流域での感度(V/A) このとき、第3のトランジスタQ3 はオフされ、第1、
第2のトランジスタQ1,Q2 のみが共通の制御信号で
オン駆動される(ステップ106)。そして、入力電流
がある一定の過電流検出設定値Ib を超えた場合は(ス
テップ107のYes)、全てのトランジスタQ1 ,Q
2 ,Q3 をオフし(ステップ108)、トランジスタや
負荷2を保護する。勿論、電流切り替えの際、ヒステリ
シス特性等をつけるフローチャートにしてもよい。
【0023】ここで、A/Dコンバータ5として、5V
FSで8bitのものを用いると、特性線aでは約50
mAの分解能(=5V/(256×0.39V/A))
を持ち、特性線bでは約136mAの分解能(=5V/
(256×0.144V/A))を持つことになり、高
電流側では、感度が低い分だけ分解能は低下することに
なるが、過電流検出に用いる場合は、一般にモータ等の
電流制御のような高分解能を必要としないことが多いの
で問題はない。
【0024】次に、前記図7を用いて説明した場合と同
様に、増幅器にオフセット電圧が存在していた場合を考
える。図5には、前記図8に対応した入出力特性を示
す。増幅器4のオフセット電圧はゲイン倍(この例では
100倍)して出力に現れるので、図5に示すようにV
osのオフセット電圧が出力に生じるが、本実施の形態に
おいては、増幅器4のゲインは一定で、ミラー比を変化
させているため、通常の電流検出領域cと、過電流検出
領域dでのオフセットは同じVosであり、電流0のとき
の出力電圧を測定し、これをオフセット電圧として以後
の測定時にキャリブレーションすれば、高精度な電流検
出、過電流検出が可能になる。
【0025】上述したように、本実施の形態によれば、
負荷電流を制御するパワートランジスタを、それぞれ異
なったオン抵抗を持つ第1のトランジスタ(メイントラ
ンジスタ)Q1 、第2のトランジスタ(サブトランジス
タ1)Q2 及び第3のトランジスタ(サブトランジスタ
2)Q3 に分け、第2、第3のトランジスタQ2 ,Q3
のソースに共通に、第1のトランジスタQ1 に流れる電
流を検出する検出抵抗3を接続し、低電流域では第1、
第2、第3のトランジスタQ1 ,Q2 ,Q3 を同時に同
一ゲート電圧でオン制御し、第1のトランジスタQ1
流れる電流が予め設定した所定の電流値を超えた高電流
域では、第3のトランジスタQ3 をオフして第1、第2
のトランジスタQ1 ,Q2 のみをオン制御するようにし
たので、通常の電流検出領域である低電流域では増幅器
出力のフルスケールを電源電圧範囲一杯まで広げた感度
設定をすることができ、しかも高電流域の検出も通常の
電流検出回路と共通化することができて、高精度の電流
検出を行うことができる。
【0026】図6には、本発明の第2の実施の形態を示
す。本実施の形態の回路構成は、前記図1と同様であ
る。図6の(a)〜(h)は、それぞれ第1のトランジ
スタQ1 、第2のトランジスタQ2 、第3のトランジス
タQ3 の各制御信号波形及び増幅器4の出力信号波形を
示している。同図の(a)〜(d)は、通常の電流検出
範囲(例えば0〜10A)における信号波形、同図の
(e)〜(h)は、入力電流が予め設定された閾値を超
え、過電流検出領域に入った場合の信号波形を示す。第
1のトランジスタQ1 に流れる電流が小さいうちは、第
1、第2、第3のトランジスタQ1 ,Q2 ,Q3 は同時
に同一電圧信号波形でオン制御され(図6の(a)〜
(c))、増幅器4の出力電圧があるタイミング(図中
ts)でA/D変換される(同図(d))。この場合の
入出力特性は、前記図3の低電流域での特性線aと同じ
特性となる。次に、第1のトランジスタQ1 を流れる電
流が予め設定された閾値(例えば12.8A)を超える
と、制御回路6から各トランジスタQ1 ,Q2 ,Q3
の制御信号波形は、図6の(e)〜(g)に示すよう
に、第3のトランジスタQ3 をオンする時間をある所定
の時間tdだけずらしたパターンとする。そして増幅器
4の出力電圧をA/D変換するタイミングは、上記と同
様にtsとする。このようにすると、このタイミングt
sでの電流と増幅器4の出力電圧との関係は、前記図3
の高電流域での特性線bと同じ特性となるので、結局、
上記第1の実施の形態で述べたものと同様の効果が得ら
れる。また、本実施の形態特有の効果として、電流検出
をtdという比較的短い時間のみで行い、電流検出後は
第1、第2、第3のトランジスタQ1 ,Q2 ,Q3 全て
がオンしているため、上記第1の実施の形態で生ずるよ
うな第3のトランジスタQ3 のオフによるトータルのオ
ン抵抗の増加(第1の実施の形態では約+10%)を小
さくすることができ、熱設計等の点で有利になる。但
し、第1の実施の形態に比べて制御回路が多少複雑にな
るので、要求精度、回路規模に応じて第1の実施の形態
と第2の実施の形態の回路方式を選択すればよい。
【0027】なお、上述した第1、第2の実施の形態で
は、トランジスタとしてMOS型トランジスタを適用し
たが、バイポーラトランジスタを適用することもでき
る。この場合、第1のトランジスタQ1 、第2のトラン
ジスタQ2 及び第3のトランジスタQ3 のサイズは主に
エミッタ面積で変化させる。つまり、バイポーラトラン
ジスタを用いたとき、第1、第2、第3のトランジスタ
1 ,Q2 ,Q3 のエミッタ面積E1 ,E2 ,E3 は、
1 >E3 ≧E2 という関係にする。
【図面の簡単な説明】
【図1】本発明に係る電流検出回路の第1の実施の形態
を示す回路図である。
【図2】上記第1の実施の形態に適用する複数のパワー
MOSのレイアウト例を示す平面図である。
【図3】上記第1の実施の形態における入出力特性例を
示す特性図である。
【図4】上記第1の実施の形態において電流検出の処理
例を説明するためのフローチャートである。
【図5】上記第1の実施の形態において増幅器にオフセ
ットがある場合の入出力特性例を示す特性図である。
【図6】本発明の第2の実施の形態における各トランジ
スタの制御信号波形等を示す図である。
【図7】従来の電流検出回路の回路図である。
【図8】上記従来技術において増幅器にオフセットがあ
る場合の入出力特性を示す特性図である。
【符号の説明】
2 負荷 3 検出抵抗 4 増幅器 6 制御回路 Q1 第1のトランジスタ Q2 第2のトランジスタ Q3 第3のトランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H03F 1/30 H03F 1/30 B 3/34 3/34 Z

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 検出される電流が流れる第1のトランジ
    スタと、該第1のトランジスタとカレントミラーを構成
    する第2のトランジスタと、該第2のトランジスタと直
    列に接続され前記第1のトランジスタに流れる電流に対
    し所定の比率を以って流れる電流を検出する検出抵抗
    と、前記第2のトランジスタと並列に接続され前記検出
    される電流が所定の設定値以下ではオン設定され前記検
    出される電流が前記所定の設定値を超えたときはオフ設
    定されて前記比率を切り替える第3のトランジスタとを
    有することを特徴とする電流検出回路。
  2. 【請求項2】 前記第3のトランジスタは、前記検出さ
    れる電流が前記所定の設定値を超えたときは、前記検出
    抵抗により前記電流を検出する所定の時間だけオフ設定
    されることを特徴とする請求項1記載の電流検出回路。
  3. 【請求項3】 前記第1、第2、第3のトランジスタ
    は、MOSトランジスタであり、該第1、第2、第3の
    トランジスタのゲート幅W/ゲート長L比がそれぞれ
    (W/L)1 ,(W/L)2 ,(W/L)3 であると
    き、(W/L)1 >(W/L)3 ≧(W/L)2 の関係
    を持つことを特徴とする請求項1又は2記載の電流検出
    回路。
  4. 【請求項4】 前記第1、第2、第3のトランジスタ
    は、バイポーラトランジスタであり、該第1、第2、第
    3のトランジスタのエミッタ面積がそれぞれE1
    2 ,E3 であるとき、E1 >E3 ≧E2 の関係を持つ
    ことを特徴とする請求項1又は2記載の電流検出回路。
JP9242979A 1997-09-08 1997-09-08 電流検出回路 Pending JPH1183911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9242979A JPH1183911A (ja) 1997-09-08 1997-09-08 電流検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9242979A JPH1183911A (ja) 1997-09-08 1997-09-08 電流検出回路

Publications (1)

Publication Number Publication Date
JPH1183911A true JPH1183911A (ja) 1999-03-26

Family

ID=17097095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9242979A Pending JPH1183911A (ja) 1997-09-08 1997-09-08 電流検出回路

Country Status (1)

Country Link
JP (1) JPH1183911A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518559A (ja) * 2004-10-28 2008-05-29 レイセオン カンパニー 調整可能な負帰還抵抗を有するfet増幅器
US7548403B2 (en) 2006-01-20 2009-06-16 Denso Corporation Overcurrent detection circuit
JP2011228934A (ja) * 2010-04-20 2011-11-10 Mitsubishi Electric Corp パワーモジュール
KR101253035B1 (ko) 2012-03-30 2013-04-10 대성전기공업 주식회사 전류 감지 장치
WO2013094148A1 (ja) * 2011-12-19 2013-06-27 株式会社デンソー 電流検出回路および半導体集積回路装置
JP2015075364A (ja) * 2013-10-08 2015-04-20 ローム株式会社 電流監視回路
CN106464244A (zh) * 2014-06-23 2017-02-22 罗伯特·博世有限公司 用于小电流的电流感测的方法和设备
JP2018085857A (ja) * 2016-11-24 2018-05-31 アンデン株式会社 過電流保護装置
JPWO2019012777A1 (ja) * 2017-07-11 2020-03-19 日立オートモティブシステムズ株式会社 電子制御装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518559A (ja) * 2004-10-28 2008-05-29 レイセオン カンパニー 調整可能な負帰還抵抗を有するfet増幅器
US7548403B2 (en) 2006-01-20 2009-06-16 Denso Corporation Overcurrent detection circuit
JP2011228934A (ja) * 2010-04-20 2011-11-10 Mitsubishi Electric Corp パワーモジュール
US9531186B2 (en) 2011-12-19 2016-12-27 Denso Corporation Current detection circuit and semiconductor integrated circuit device
WO2013094148A1 (ja) * 2011-12-19 2013-06-27 株式会社デンソー 電流検出回路および半導体集積回路装置
JP2013127709A (ja) * 2011-12-19 2013-06-27 Denso Corp 電流検出回路および半導体集積回路装置
KR101253035B1 (ko) 2012-03-30 2013-04-10 대성전기공업 주식회사 전류 감지 장치
JP2015075364A (ja) * 2013-10-08 2015-04-20 ローム株式会社 電流監視回路
CN106464244A (zh) * 2014-06-23 2017-02-22 罗伯特·博世有限公司 用于小电流的电流感测的方法和设备
US20170110870A1 (en) * 2014-06-23 2017-04-20 Robert Bosch Gmbh Method and device for current sensing of small currents
US10490994B2 (en) * 2014-06-23 2019-11-26 Robert Bosch Gmbh Method and device for current sensing of small currents
CN106464244B (zh) * 2014-06-23 2020-11-13 罗伯特·博世有限公司 用于小电流的电流感测的方法和设备
JP2018085857A (ja) * 2016-11-24 2018-05-31 アンデン株式会社 過電流保護装置
JPWO2019012777A1 (ja) * 2017-07-11 2020-03-19 日立オートモティブシステムズ株式会社 電子制御装置
US11417452B2 (en) 2017-07-11 2022-08-16 Hitachi Astemo, Ltd. Electronic control unit

Similar Documents

Publication Publication Date Title
KR930010102B1 (ko) 전류 검출 기능 부착 트랜지스터
EP0419093B1 (en) Current sensing circuit
JP4865504B2 (ja) 電流検出回路及び電流検出回路を備えたボルテージレギュレータ
EP2356747B1 (en) Over-current detecting apparatus for switching element
JPH07113861B2 (ja) 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路
JP5397571B2 (ja) 制御装置
US6316967B1 (en) Current detector
US5892389A (en) Method and circuit for current limiting of DC-DC regulators
JP3367699B2 (ja) 過電流保護回路
US6507129B2 (en) System and method for controlling an output signal of a power supply
US20020017941A1 (en) Semiconductor integrated circuit
US20140289548A1 (en) Method of forming a detection circuit and structure therefor
JPH1183911A (ja) 電流検出回路
JPH1118277A (ja) 過電流検出回路
EP0789458A1 (en) Circuit with overload current protection for power transistors
JP2001513281A (ja) 電流制限回路
US20060186818A1 (en) Thermal protection device for an integrated power MOS
JP3171244B2 (ja) Mosfetのスイッチを用いる過電流制限の方法及び回路
JP3959924B2 (ja) 負荷駆動回路
JP3601310B2 (ja) パワーデバイスの駆動回路
JP3325303B2 (ja) 保護機能を備えたスイッチ装置
JP2007228714A (ja) 電力変換装置
JPH04295222A (ja) 安定化電源回路
EP0955724B1 (en) Short-circuit protection circuit, particularly for power transistors
GB2248739A (en) Solid state current sensing circuit