JPH1183911A

JPH1183911A - 電流検出回路

Info

Publication number: JPH1183911A
Application number: JP9242979A
Authority: JP
Inventors: Hiroyuki Kaneko; 洋之金子
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1997-09-08
Filing date: 1997-09-08
Publication date: 1999-03-26

Abstract

(57)【要約】【課題】本発明は、通常の電流検出と電流値が大きい
過電流等の検出を精度よく行うことを目的とする。【解決手段】検出される電流が流れる第１のトランジ
スタＱ₁と、第１のトランジスタＱ₁とカレントミラー
を構成する第２のトランジスタＱ₂に直列接続され第１
のトランジスタＱ₁に流れる電流に対し所定の比率を以
って流れる電流を検出する検出抵抗３と、第２のトラン
ジスタＱ₂に並列接続され検出される電流が所定の設定
値以下ではオン設定され検出される電流が所定の設定値
を超えたときはオフ設定されて前記比率を切り替える第
３のトランジスタＱ₃とを有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高分解能な電流検
出と過電流等の検出とを共通化することができる電流検
出回路に関する。

【０００２】

【従来の技術】一般に、モータ等の負荷を高速でスイッ
チング駆動する手段として、パワーＭＯＳ等が広く用い
られている。モータの種類によっては、モータに流れる
電流を精度よく検出して制御する必要があり、その電流
検出方法として、電流が流れているラインに直列に検出
抵抗（数１０ｍΩ〜数ｍΩ程度）を挿入し、この抵抗両
端の電圧降下を測定する方法が知られている。このよう
な検出抵抗を挿入する方法で、パワートランジスタと同
一チップ上に集積することができ、かつジュール熱損失
も少ない回路として、例えば、いわゆるミラーＭＯＳを
用いた電流検出回路がある（米国特許ＵＳＰ−４５５３
０８４号）。この従来技術は、主ＭＯＳに流れている電
流を、ミラーＭＯＳのソースに接続された検出抵抗両端
の電位差として検出するものであり、主ＭＯＳ、ミラー
ＭＯＳ及び検出抵抗は、同一チップ上に容易に集積する
ことが可能であり、かつ電流のメインパスには抵抗が挿
入されていないため、ジュール熱損失を比較的小さく抑
えられる。検出抵抗両端の電位差を外部増幅器で増幅す
ると、電流値に比例した電圧として取り出すことが可能
となる。

【０００３】ここで、何らかの原因により負荷に短絡事
故が生じた場合を考える。負荷が短絡するとパワーＭＯ
Ｓに過大電流が流れることになり、チップに接続されて
いるワイヤが溶断したり、チップ焼損が起こるおそれが
ある。また、このような短絡事故ではなく、何らかの原
因で電源電圧が上昇してしまった場合で、パワーＭＯＳ
の最大電流許容値以下の場合でも、負荷の保護のため、
電流を所定値以下に制限したい場合がある。このような
場合、過電流状態を防ぐためにパワーＭＯＳに流れてい
る電流を検出し、パワーＭＯＳをオフ状態にする過電流
検出回路を設ける必要がある。

【０００４】以上のように、負荷制御用の電流検出（以
下、単に電流検出と云う）と、事故防止用の電流検出
（以下、過電流検出と云う）を前記のような従来技術で
両立させると以下に述べるような問題点が生じる。

【０００５】

【発明が解決しようとする課題】図７に、電流検出と過
電流検出を共用することを考えた回路例を示す。電源２
１にモータ等の負荷２２が接続され、負荷２２に直列に
主ＭＯＳ２３が接続されている。主ＭＯＳ２３に流れる
電流を、ミラーＭＯＳ２４のソースに接続した検出抵抗
２５両端の電位差として検出する。電流検出精度を上げ
るため、検出抵抗２５の抵抗値は、数ｍΩ〜数１０ｍΩ
程度の小さな値となり、これに伴って発生する電位差も
比較的小さいので増幅器２６で増幅し制御回路２７に送
る。制御回路２７では、増幅器２６出力から電流検出を
行い、負荷２２を制御するため所定の制御電圧を発生
し、主ＭＯＳ２３、ミラーＭＯＳ２４のゲートを制御す
る。一方、検出された電流がある所定の値に達した場
合、警報信号を生成したりあるいは主ＭＯＳ２３をオフ
し、主ＭＯＳ２３自体あるいは負荷２２等を保護する。
ここで、一般に、負荷制御の検出電流範囲と過電流レベ
ルは離れていることが多い。過電流レベルはシステム構
成により異なるが、負荷保護等を目的としているため、
安全マージンが確保されており、通常制御の電流レベル
よりかなり大きな電流値となる。例えば、通常の電流検
出範囲では１ＡのＦＳ（フルスケール）で制御が行わ
れ、過電流検出レベルは５Ａというような関係になる。
このため、電流検出と過電流検出を同一の検出回路で共
用しようとすると、検出回路のＦＳを過電流検出レベル
に合わせて設定せざるを得ず、通常設定している電流検
出の感度が低くなってしまう。そこで、後段の増幅器２
６のゲインを、電流検出と過電流検出とで切り替え、結
果として、電流検出感度を変化させることが考えられ
る。しかし、後段の増幅器２６のゲインを変化させる
と、次のような問題が生じる。前述したように、一般
に、電流検出精度を高めるために、検出抵抗２５に発生
する電位差は微小であり、後段の増幅器２６のゲイン
は、ある程度高く設定せざるを得ない。一方、増幅器２
６には固有のオフセット電圧があり、一般的な低価格汎
用のオペアンプでは数ｍＶ程度のオフセット電圧があ
る。ここで、増幅器２６のゲインを仮に１００倍、オフ
セット電圧を１ｍＶとすると、出力でのオフセット電圧
は１００ｍＶとなるが、上述のように途中でゲインを例
えば１０倍に切り替えると、出力でのオフセット電圧は
１／１０の１０ｍＶになる。この入出力特性を図８に示
す。通常の電流検出範囲（低電流域）ではオフセット電
圧Ｖ_os1を持った特性線ｅで示され、予め設定した閾値
になると、増幅器２６のゲインが切り替えられて小さく
なり、オフセット電圧Ｖ_os2を持った特性線ｆで示され
る入出力関係となる。このように、オフセット電圧がゲ
インを切り替えることによって変化してしまうと、入力
電流＝０のときの出力電圧をストアして電流検出・過電
流検出動作にときに、この出力電圧でキャリブレーショ
ンをするような、オートゼロ方式の回路構成でも誤差が
非常に大きくなってしまう。

【０００６】上記の増幅器のゲインを切り替えて電流検
出感度を変化させることに関し、特開平１−１９９１７
０号公報には、増幅器としてオペアンプを用い、そのフ
ィードバック抵抗に、ＭＯＳＦＥＴと抵抗の直列回路を
並列に接続し、そのＭＯＳＦＥＴをオン・オフさせるこ
とで増幅器のゲインを切り替えて検出感度を変化させ、
光電流のような微小電流を正確に測定できるようにした
電流検出回路が開示されている。しかし、この従来技術
においても、オペアンプ自身のオフセット電圧がゲイン
を切り替えることで変化してしまうという問題は残って
おり、通常の電流検出と電流値が大きい過電流検出を精
度よく行うことは困難である。

【０００７】本発明は、このような従来の問題点に着目
してなされたもので、通常の電流検出と電流値が大きい
過電流等の検出を精度よく行うことができ、また熱設計
上有利な電流検出回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、検出される電流が流れる第
１のトランジスタと、該第１のトランジスタとカレント
ミラーを構成する第２のトランジスタと、該第２のトラ
ンジスタと直列に接続され前記第１のトランジスタに流
れる電流に対し所定の比率を以って流れる電流を検出す
る検出抵抗と、前記第２のトランジスタと並列に接続さ
れ前記検出される電流が所定の設定値以下ではオン設定
され前記検出される電流が前記所定の設定値を超えたと
きはオフ設定されて前記比率を切り替える第３のトラン
ジスタとを有することを要旨とする。この構成により、
検出する電流値が例えば０〜１０Ａ程度の通常の電流検
出動作では、第１、第２、第３のトランジスタがオン設
定される。このとき、カレントミラーにおけるミラート
ランジスタ側の実効的なオン抵抗は、第２のトランジス
タのオン抵抗と第３のトランジスタのオン抵抗との並列
抵抗値となり、この実効的なオン抵抗と第１のトランジ
スタのオン抵抗との比率、いわゆるミラー比に応じた電
流が検出抵抗に流れる。電流検出精度を上げるため、検
出抵抗の抵抗値は通常小さく設定されているので検出抵
抗に生じた電位差を増幅器等で増幅し、その電圧出力に
より電流値検出が行われる。検出する電流値が例えば１
２．８〜３４．７Ａ程度の過電流検出動作では、第３の
トランジスタはオフ設定され、第１、第２のトランジス
タのみがオン設定される。このとき、カレントミラーに
おけるミラートランジスタ側のオン抵抗は、第２のトラ
ンジスタのオン抵抗のみとなり、この第２のトランジス
タのオン抵抗と第１のトランジスタのオン抵抗との比
率、いわゆるミラー比が通常の電流検出動作時より低く
切り替えられて過電流値の検出が行われる。

【０００９】請求項２記載の発明は、上記請求項１記載
の電流検出回路において、前記第３のトランジスタは、
前記検出される電流が前記所定の設定値を超えたとき
は、前記検出抵抗により前記電流を検出する所定の時間
だけオフ設定されることを要旨とする。この構成によ
り、検出する電流が所定の設定値を超えた過電流検出動
作時には、電流検出に要する所定時間の間だけミラート
ランジスタ側のオン抵抗が第２のトランジスタ単独のオ
ン抵抗となってミラー比が通常の電流検出動作時より低
く切り替えられて過電流値の検出が行われる。

【００１０】請求項３記載の発明は、上記請求項１又は
２記載の電流検出回路において、前記第１、第２、第３
のトランジスタは、ＭＯＳトランジスタであり、該第
１、第２、第３のトランジスタのゲート幅Ｗ／ゲート長
Ｌ比がそれぞれ（Ｗ／Ｌ）₁，（Ｗ／Ｌ）₂，（Ｗ／
Ｌ）₃であるとき、（Ｗ／Ｌ）₁＞（Ｗ／Ｌ）₃≧（Ｗ
／Ｌ）₂の関係を持つことを要旨とする。この構成によ
り、第１のトランジスタのオン抵抗；第３のトランジス
タのオン抵抗；第２のトランジスタのオン抵抗の関係が
小；中；大となる。これにより、検出する電流が所定の
設定値を超えてミラートランジスタ側のオン抵抗が第２
のトランジスタのオン抵抗のみとなったときミラー比を
十分に低く切り替えて電流値が大きい過電流域の検出を
通常の電流検出と回路を共通化することが可能となる。
また検出する電流が所定の設定値以下でミラートランジ
スタ側のオン抵抗が第２のトランジスタのオン抵抗と第
３のトランジスタのオン抵抗との並列抵抗値となったと
きはミラー比を適切な値まで高めて検出抵抗に生じる電
位差を十分大にし、低電流域感度を高感度に設定するこ
とが可能となる。

【００１１】請求項４記載の発明は、上記請求項１又は
２記載の電流検出回路において、前記第１、第２、第３
のトランジスタは、バイポーラトランジスタであり、該
第１、第２、第３のトランジスタのエミッタ面積がそれ
ぞれＥ₁，Ｅ₂，Ｅ₃であるとき、Ｅ₁＞Ｅ₃≧Ｅ₂の
関係を持つことを要旨とする。この構成により、バイポ
ーラトランジスタを適用した場合においても、上記と同
様に、第１のトランジスタのオン抵抗；第３のトランジ
スタのオン抵抗；第２のトランジスタのオン抵抗の関係
が小；中；大となり、上記と同様の作用が得られる。

【００１２】

【発明の効果】請求項１記載の発明によれば、検出され
る電流が所定の設定値を超えたか否かに応じて、通常後
段に接続する増幅器のゲインを切り替えずに、カレント
ミラーにおけるミラートランジスタ側に流れる電流の比
率、いわゆるミラー比を切り替えているので、増幅器の
ゲインの切り替えに基づくオフセット電圧の変化に起因
した誤差は発生せず、通常の電流検出と電流値が大きい
過電流検出等を精度よく行うことができる。

【００１３】請求項２記載の発明によれば、検出する電
流が所定の設定値を超えた過電流等の検出動作時にの
み、ミラートランジスタ側のオン抵抗を高く設定するこ
とで熱設計の点で有利になる。

【００１４】請求項３記載の発明によれば、検出する電
流が所定の設定値を超えてミラートランジスタ側のオン
抵抗が第２のトランジスタのオン抵抗のみとなったとき
ミラー比を十分に低く切り替えて電流値の大きい過電流
域等の検出を通常の電流検出と回路を共通化することが
容易となる。また、検出する電流が所定の設定値以下で
ミラートランジスタ側のオン抵抗が第２のトランジスタ
のオン抵抗と第３のトランジスタのオン抵抗との並列抵
抗値となったときはミラー比を適切な値まで高めて検出
抵抗に生じる電位差を十分大にし、低電流域感度を高感
度に設定することができる。

【００１５】請求項４記載の発明によれば、バイポーラ
トランジスタを適用した場合においても、上記請求項３
記載の発明と同様の効果がある。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００１７】図１乃至図５は、本発明の第１の実施の形
態を示す図である。まず、図１を用いて、電流検出回路
の構成を説明する。本実施の形態では、各トランジスタ
にＭＯＳトランジスタが用いられている。図１におい
て、電源１に例えばモータ等の負荷２が接続され、この
負荷２に流れる電流が第１のトランジスタ（メイントラ
ンジスタ）Ｑ₁で制御されるようになっている。第１の
トランジスタＱ₁のドレインには、ゲート幅Ｗとゲート
長Ｌの比（以下、Ｗ／Ｌ比と云う）の異なる第２のトラ
ンジスタ（サブトランジスタ１）Ｑ₂のドレインが接続
され、第２のトランジスタＱ₂のゲートは第１のトラン
ジスタＱ₁のゲートに共通接続され、第２のトランジス
タＱ₂のソースは検出抵抗３を介して第１のトランジス
タＱ₁のソースに接続されている。即ち、第１のトラン
ジスタＱ₁と第２のトランジスタＱ₂でカレントミラー
が構成されている。第２のトランジスタＱ₂には並列に
第３のトランジスタ（サブトランジスタ２）Ｑ₃が接続
されている。つまり、両トランジスタＱ₂，Ｑ₃は、そ
れぞれのドレインが共通接続され、それぞれのソースが
共通接続されている。第３のトランジスタＱ₃のＷ／Ｌ
比は、第１のトランジスタＱ₁のＷ／Ｌ比と第２のトラ
ンジスタＱ₂のＷ／Ｌ比の中間の値を持っている。つま
り、第１、第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ₃
の各Ｗ／Ｌ比を、それぞれ（Ｗ／Ｌ）₁，（Ｗ／
Ｌ）₂，（Ｗ／Ｌ）₃とすると、（Ｗ／Ｌ）₁＞（Ｗ／
Ｌ）₃≧（Ｗ／Ｌ）₂という関係になっている。第１の
トランジスタＱ₁と第２のトランジスタＱ₂の共通接続
ゲートは制御回路６に接続されている。また、第３のト
ランジスタＱ₃のゲートは独立に制御回路６に接続され
ている。一方、第２、第３のトランジスタＱ₂，Ｑ₃の
各ソースと検出抵抗３との接続点は増幅器４を介してＡ
／Ｄコンバータ５に接続されている。Ａ／Ｄコンバータ
５のデジタル信号出力は制御回路６に入力されている。

【００１８】第１、第２、第３のトランジスタＱ₁，Ｑ
₂，Ｑ₃等は、同一半導体チップに集積されている。特
に、このように大電流を扱うパワーＭＯＳでは、それぞ
れ所定のＷ／Ｌ比を持つ複数のトランジスタを多数並列
接続して用いることが多く、このセルの数によりＷ／Ｌ
比を正確に且つ容易に変化させることができる。図２
に、パワーＭＯＳの平面接続の例を示す。１１はソース
領域、１２はドレイン領域、１３ａ，１３ｂ，１３ｃ
は、それぞれ独立したゲート電極、１４ａ，１４ｂ，１
４ｃは、それぞれ独立したソース電極、１５は共通ドレ
イン電極である。このように、パワーＭＯＳは所定のＷ
／Ｌ比を持つセルを多数並列接続しているので、本実施
の形態のように、Ｗ／Ｌ比の異なる複数のパワーＭＯＳ
である第１、第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ
₃を電気的に独立させてレイアウトすることは容易であ
る。

【００１９】次に、上述のように構成された電流検出回
路の作用を説明する。いま、負荷２の電流制御を行う電
流範囲を０〜１０Ａと仮定する。第１のトランジスタＱ
₁のオン抵抗は、チップサイズや系の熱抵抗等により設
定されるが、仮に４０ｍΩとし、第２のトランジスタＱ
₂のオン抵抗を８００ｍΩ、第３のトランジスタＱ₃の
オン抵抗を４００ｍΩ、検出抵抗３の値は３０ｍΩとす
る。第１のトランジスタＱ₁に流れる電流が小さいとき
は、制御回路６により第１、第２、第３のトランジスタ
Ｑ₁，Ｑ₂，Ｑ₃のゲートが共通の制御信号で駆動され
る。オン抵抗８００ｍΩの第２のトランジスタＱ₂とオ
ン抵抗４００ｍΩの第３のトランジスタＱ₃は並列接続
されているので、実効的な並列抵抗値は２６７ｍΩとな
り、第１のトランジスタＱ₁のオン抵抗値は４０ｍΩな
ので、第１のトランジスタＱ₁に流れる電流をＩ₁とす
ると、検出抵抗３にはＩ₁×０．１３の電流が流れ、Ｉ
₁＝０〜１０Ａに対しては、検出抵抗３に０〜３９ｍＶ
の電位差が生じる。この微小電圧信号をＡ／Ｄコンバー
タ５の入力レンジ（通常は５ＶＦＳ）に合わせるために
増幅器４で１００倍に増幅し、０〜３．９Ｖの電圧信号
に変換した後、Ａ／Ｄ変換する。一方、このシステムの
過電流レベルを仮に２０〜３０Ａ程度に設定する。いま
何らかの異常が起こり、通常の電流制御範囲（０〜１０
Ａ）を超えた電流が第１のトランジスタＱ₁に流れ始め
たとする。制御回路６は予め設定してある電圧値、例え
ば５Ｖ（Ｉ₁＝１２．８Ａに相当）を超えた時点で、第
３のトランジスタＱ₃をオフさせる。そうすると、電流
経路はオン抵抗４０ｍΩの第１のトランジスタＱ₁とオ
ン抵抗８００ｍΩの第２のトランジスタＱ₂だけになる
ので、検出抵抗３には、Ｉ₁×０．０４８の電流が流れ
ることになり、その出力電圧を増幅器４で１００倍する
と、３４．７Ａで５ＶＦＳの出力が得られることにな
る。このようにして得られる第１のトランジスタＱ₁に
流れる電流Ｉ₁と増幅器４の出力電圧の関係を図３に示
す。特性線ａは約０〜１０Ａ、特性線ｂは約１２．８〜
３４．７Ａでの増幅器４の出力電圧を示している。第
１、第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ₃の各Ｗ
／Ｌ比、検出抵抗３の値及び増幅器４のゲインは、それ
ぞれ上述した各パラメータを使用しており、増幅器４は
電源電圧５Ｖで使用して、５Ｖ以上の出力では飽和する
ことを想定している。入力電流Ｉ₁が０〜１２．８Ａま
では、第１、第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ
₃の各ゲートが同電位の制御信号で駆動されるので、約
０．３９Ｖ／Ａ（＝０．１３×Ｉ₁×３０ｍΩ×１０
０）の傾きを持って出力電圧が入力電流に比例して大き
くなっていく。そして予め設定された値（ここでは５Ｖ
とする）に達すると、制御回路６は、第３のトランジス
タＱ₃のゲートを常に閾値以下に下げるので、結局、増
幅器４の出力は約０．１４４Ｖ／Ａ（＝０．０４８×Ｉ
₁×３０ｍΩ×１００）の傾きを持った特性線ｂで示さ
れる入出力関係となる。勿論、この変移点での出力を安
定させるために、ヒステリシス特性を持たせてもよい。
また制御回路６は、当然論理回路で実現してもよいし、
マイコン等を用いソフトウェアで制御してもよい。

【００２０】図４には、マイコンで電流制御と過電流検
出を処理する場合のフローチャートの例を示す。入力電
流を読み込み（ステップ１０１）、読み込んだ電流値が
通常電流検出領域と過電流検出領域の境界電流値Ｉa 以
上であるか否かを判断する（ステップ１０２）。読み込
んだ電流値が境界電流値Ｉa 以下の場合、検出電流Ｉou
t は式（１）で計算する（ステップ１０３）。

【００２１】

【数１】Ｉout ＝（Ｖout ／α₁）＋Ｉos …（１）Ｖout ；増幅器４の出力電圧 α₁；低電流域での感度（Ｖ／Ａ）Ｉos；オフセット値このとき、第１、第２、第３のトランジスタＱ₁，
Ｑ₂，Ｑ₃は共通の制御信号で同時に駆動される（ステ
ップ１０４）。ステップ１０２の判断で読み込んだ電流
値が境界電流値Ｉa 以上の場合、検出電流Ｉout は式
（２）で計算する（ステップ１０５）。

【００２２】

【数２】Ｉout ＝（Ｖout ／α₂）＋Ｉos …（２） α₂；高電流域での感度（Ｖ／Ａ）このとき、第３のトランジスタＱ₃はオフされ、第１、
第２のトランジスタＱ₁，Ｑ₂のみが共通の制御信号で
オン駆動される（ステップ１０６）。そして、入力電流
がある一定の過電流検出設定値Ｉb を超えた場合は（ス
テップ１０７のＹｅｓ）、全てのトランジスタＱ₁，Ｑ
₂，Ｑ₃をオフし（ステップ１０８）、トランジスタや
負荷２を保護する。勿論、電流切り替えの際、ヒステリ
シス特性等をつけるフローチャートにしてもよい。

【００２３】ここで、Ａ／Ｄコンバータ５として、５Ｖ
ＦＳで８ｂｉｔのものを用いると、特性線ａでは約５０
ｍＡの分解能（＝５Ｖ／（２５６×０．３９Ｖ／Ａ））
を持ち、特性線ｂでは約１３６ｍＡの分解能（＝５Ｖ／
（２５６×０．１４４Ｖ／Ａ））を持つことになり、高
電流側では、感度が低い分だけ分解能は低下することに
なるが、過電流検出に用いる場合は、一般にモータ等の
電流制御のような高分解能を必要としないことが多いの
で問題はない。

【００２４】次に、前記図７を用いて説明した場合と同
様に、増幅器にオフセット電圧が存在していた場合を考
える。図５には、前記図８に対応した入出力特性を示
す。増幅器４のオフセット電圧はゲイン倍（この例では
１００倍）して出力に現れるので、図５に示すようにＶ
osのオフセット電圧が出力に生じるが、本実施の形態に
おいては、増幅器４のゲインは一定で、ミラー比を変化
させているため、通常の電流検出領域ｃと、過電流検出
領域ｄでのオフセットは同じＶosであり、電流０のとき
の出力電圧を測定し、これをオフセット電圧として以後
の測定時にキャリブレーションすれば、高精度な電流検
出、過電流検出が可能になる。

【００２５】上述したように、本実施の形態によれば、
負荷電流を制御するパワートランジスタを、それぞれ異
なったオン抵抗を持つ第１のトランジスタ（メイントラ
ンジスタ）Ｑ₁、第２のトランジスタ（サブトランジス
タ１）Ｑ₂及び第３のトランジスタ（サブトランジスタ
２）Ｑ₃に分け、第２、第３のトランジスタＱ₂，Ｑ₃
のソースに共通に、第１のトランジスタＱ₁に流れる電
流を検出する検出抵抗３を接続し、低電流域では第１、
第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ₃を同時に同
一ゲート電圧でオン制御し、第１のトランジスタＱ₁を
流れる電流が予め設定した所定の電流値を超えた高電流
域では、第３のトランジスタＱ₃をオフして第１、第２
のトランジスタＱ₁，Ｑ₂のみをオン制御するようにし
たので、通常の電流検出領域である低電流域では増幅器
出力のフルスケールを電源電圧範囲一杯まで広げた感度
設定をすることができ、しかも高電流域の検出も通常の
電流検出回路と共通化することができて、高精度の電流
検出を行うことができる。

【００２６】図６には、本発明の第２の実施の形態を示
す。本実施の形態の回路構成は、前記図１と同様であ
る。図６の（ａ）〜（ｈ）は、それぞれ第１のトランジ
スタＱ₁、第２のトランジスタＱ₂、第３のトランジス
タＱ₃の各制御信号波形及び増幅器４の出力信号波形を
示している。同図の（ａ）〜（ｄ）は、通常の電流検出
範囲（例えば０〜１０Ａ）における信号波形、同図の
（ｅ）〜（ｈ）は、入力電流が予め設定された閾値を超
え、過電流検出領域に入った場合の信号波形を示す。第
１のトランジスタＱ₁に流れる電流が小さいうちは、第
１、第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ₃は同時
に同一電圧信号波形でオン制御され（図６の（ａ）〜
（ｃ））、増幅器４の出力電圧があるタイミング（図中
ｔｓ）でＡ／Ｄ変換される（同図（ｄ））。この場合の
入出力特性は、前記図３の低電流域での特性線ａと同じ
特性となる。次に、第１のトランジスタＱ₁を流れる電
流が予め設定された閾値（例えば１２．８Ａ）を超える
と、制御回路６から各トランジスタＱ₁，Ｑ₂，Ｑ₃へ
の制御信号波形は、図６の（ｅ）〜（ｇ）に示すよう
に、第３のトランジスタＱ₃をオンする時間をある所定
の時間ｔｄだけずらしたパターンとする。そして増幅器
４の出力電圧をＡ／Ｄ変換するタイミングは、上記と同
様にｔｓとする。このようにすると、このタイミングｔ
ｓでの電流と増幅器４の出力電圧との関係は、前記図３
の高電流域での特性線ｂと同じ特性となるので、結局、
上記第１の実施の形態で述べたものと同様の効果が得ら
れる。また、本実施の形態特有の効果として、電流検出
をｔｄという比較的短い時間のみで行い、電流検出後は
第１、第２、第３のトランジスタＱ₁，Ｑ₂，Ｑ₃全て
がオンしているため、上記第１の実施の形態で生ずるよ
うな第３のトランジスタＱ₃のオフによるトータルのオ
ン抵抗の増加（第１の実施の形態では約＋１０％）を小
さくすることができ、熱設計等の点で有利になる。但
し、第１の実施の形態に比べて制御回路が多少複雑にな
るので、要求精度、回路規模に応じて第１の実施の形態
と第２の実施の形態の回路方式を選択すればよい。

【００２７】なお、上述した第１、第２の実施の形態で
は、トランジスタとしてＭＯＳ型トランジスタを適用し
たが、バイポーラトランジスタを適用することもでき
る。この場合、第１のトランジスタＱ₁、第２のトラン
ジスタＱ₂及び第３のトランジスタＱ₃のサイズは主に
エミッタ面積で変化させる。つまり、バイポーラトラン
ジスタを用いたとき、第１、第２、第３のトランジスタ
Ｑ₁，Ｑ₂，Ｑ₃のエミッタ面積Ｅ₁，Ｅ₂，Ｅ₃は、
Ｅ₁＞Ｅ₃≧Ｅ₂という関係にする。

【図面の簡単な説明】

【図１】本発明に係る電流検出回路の第１の実施の形態
を示す回路図である。

【図２】上記第１の実施の形態に適用する複数のパワー
ＭＯＳのレイアウト例を示す平面図である。

【図３】上記第１の実施の形態における入出力特性例を
示す特性図である。

【図４】上記第１の実施の形態において電流検出の処理
例を説明するためのフローチャートである。

【図５】上記第１の実施の形態において増幅器にオフセ
ットがある場合の入出力特性例を示す特性図である。

【図６】本発明の第２の実施の形態における各トランジ
スタの制御信号波形等を示す図である。

【図７】従来の電流検出回路の回路図である。

【図８】上記従来技術において増幅器にオフセットがあ
る場合の入出力特性を示す特性図である。

【符号の説明】

２負荷３検出抵抗４増幅器６制御回路Ｑ₁ 第１のトランジスタＱ₂ 第２のトランジスタＱ₃ 第３のトランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０３Ｆ 1/30 Ｈ０３Ｆ 1/30 Ｂ 3/34 3/34 Ｚ

Claims

【特許請求の範囲】

【請求項１】検出される電流が流れる第１のトランジ
スタと、該第１のトランジスタとカレントミラーを構成
する第２のトランジスタと、該第２のトランジスタと直
列に接続され前記第１のトランジスタに流れる電流に対
し所定の比率を以って流れる電流を検出する検出抵抗
と、前記第２のトランジスタと並列に接続され前記検出
される電流が所定の設定値以下ではオン設定され前記検
出される電流が前記所定の設定値を超えたときはオフ設
定されて前記比率を切り替える第３のトランジスタとを
有することを特徴とする電流検出回路。
【請求項２】前記第３のトランジスタは、前記検出さ
れる電流が前記所定の設定値を超えたときは、前記検出
抵抗により前記電流を検出する所定の時間だけオフ設定
されることを特徴とする請求項１記載の電流検出回路。
【請求項３】前記第１、第２、第３のトランジスタ
は、ＭＯＳトランジスタであり、該第１、第２、第３の
トランジスタのゲート幅Ｗ／ゲート長Ｌ比がそれぞれ
（Ｗ／Ｌ）₁，（Ｗ／Ｌ）₂，（Ｗ／Ｌ）₃であると
き、（Ｗ／Ｌ）₁＞（Ｗ／Ｌ）₃≧（Ｗ／Ｌ）₂の関係
を持つことを特徴とする請求項１又は２記載の電流検出
回路。
【請求項４】前記第１、第２、第３のトランジスタ
は、バイポーラトランジスタであり、該第１、第２、第
３のトランジスタのエミッタ面積がそれぞれＥ₁，
Ｅ₂，Ｅ₃であるとき、Ｅ₁＞Ｅ₃≧Ｅ₂の関係を持つ
ことを特徴とする請求項１又は２記載の電流検出回路。