JPH118233A - 半導体製造工程時の無機層の形成方法 - Google Patents
半導体製造工程時の無機層の形成方法Info
- Publication number
- JPH118233A JPH118233A JP10128681A JP12868198A JPH118233A JP H118233 A JPH118233 A JP H118233A JP 10128681 A JP10128681 A JP 10128681A JP 12868198 A JP12868198 A JP 12868198A JP H118233 A JPH118233 A JP H118233A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- inorganic
- insulating layer
- sog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】メタル層間に形成される有機ＳＯＧ層を無機Ｓ
ＯＧ層に変化させることで、エッチバック工程を省き、
かつ、ビアホール形成時にＳＯＧ層の損傷を防止し得る
無機層の形成方法を提供する。 【解決手段】半導体基板上に第１導電層パターン１４を
形成し、該第１導電層パターン１４を包含する半導体基
板上に有機ＳＯＧ層１６ａを形成した後、オゾン雰囲気
下で熱処理を施して前記有機ＳＯＧ層１６ａを無機ＳＯ
Ｇ層１６ｂに変化させる。その後、前記無機ＳＯＧ層１
６ｂ上に第２絶縁層を形成し、次いで、上記第１導電層
パターン１４が露出されるようにエッチングしてビアホ
ールを形成し、該ビアホールを包含する第２絶縁層上に
第２導電層パターンを形成する。
ＯＧ層に変化させることで、エッチバック工程を省き、
かつ、ビアホール形成時にＳＯＧ層の損傷を防止し得る
無機層の形成方法を提供する。 【解決手段】半導体基板上に第１導電層パターン１４を
形成し、該第１導電層パターン１４を包含する半導体基
板上に有機ＳＯＧ層１６ａを形成した後、オゾン雰囲気
下で熱処理を施して前記有機ＳＯＧ層１６ａを無機ＳＯ
Ｇ層１６ｂに変化させる。その後、前記無機ＳＯＧ層１
６ｂ上に第２絶縁層を形成し、次いで、上記第１導電層
パターン１４が露出されるようにエッチングしてビアホ
ールを形成し、該ビアホールを包含する第２絶縁層上に
第２導電層パターンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の層間絶
縁層に係るもので、詳しくは、通常、メタル層間の平坦
化工程で用いる有機物質層を変化させ、無機物質層を形
成する方法に関するものである。
縁層に係るもので、詳しくは、通常、メタル層間の平坦
化工程で用いる有機物質層を変化させ、無機物質層を形
成する方法に関するものである。
【０００２】
【従来の技術】一般に、メタル層間の平坦化工程には、
スピン・オン・グラス（Spin On Glass ：以下、ＳＯＧ
と略す）が広く用いられているが、該ＳＯＧは炭素成分
の含有の有無に応じて、炭素成分を含有する有機ＳＯＧ
及び炭素成分を含有しない無機ＳＯＧとに大別される。
スピン・オン・グラス（Spin On Glass ：以下、ＳＯＧ
と略す）が広く用いられているが、該ＳＯＧは炭素成分
の含有の有無に応じて、炭素成分を含有する有機ＳＯＧ
及び炭素成分を含有しない無機ＳＯＧとに大別される。
【０００３】ここで、無機ＳＯＧを用いた従来のメタル
層間の平坦化工程を、図３及び図４に基づいて以下に説
明する。先ず、図３（Ａ）に示したように、半導体基板
１上に基底層（Bottom layer）２を形成し、該基底層２
上に第１導電層パターン４を所定間隔をおいて形成し、
該第１導電層パターン４を包含した上記半導体基板１上
にプラズマ化学気相蒸着（Plasma Enhanced Chemical V
apor Deposition ；以下、ＰＥＣＶＤと略す）方法によ
り第１絶縁層５を形成する。
層間の平坦化工程を、図３及び図４に基づいて以下に説
明する。先ず、図３（Ａ）に示したように、半導体基板
１上に基底層（Bottom layer）２を形成し、該基底層２
上に第１導電層パターン４を所定間隔をおいて形成し、
該第１導電層パターン４を包含した上記半導体基板１上
にプラズマ化学気相蒸着（Plasma Enhanced Chemical V
apor Deposition ；以下、ＰＥＣＶＤと略す）方法によ
り第１絶縁層５を形成する。
【０００４】次いで、図３（Ｂ）に示したように、上記
第１絶縁層５上に平坦化のために流動性の低い無機ＳＯ
Ｇを均一な高さに塗布し、熱処理を施して無機ＳＯＧ層
６を形成する。次いで、図３（Ｃ）に示したように、上
記無機ＳＯＧ層６上に第２絶縁層７をＰＥＣＶＤ方法に
より形成し、上記第２絶縁層７上に感光層パターン（図
示省略）を形成する。
第１絶縁層５上に平坦化のために流動性の低い無機ＳＯ
Ｇを均一な高さに塗布し、熱処理を施して無機ＳＯＧ層
６を形成する。次いで、図３（Ｃ）に示したように、上
記無機ＳＯＧ層６上に第２絶縁層７をＰＥＣＶＤ方法に
より形成し、上記第２絶縁層７上に感光層パターン（図
示省略）を形成する。
【０００５】次いで、図４（Ｄ）に示したように、上記
感光層パターンをマスクとして、上記第１導電層パター
ン４上の所定領域が露出されるように上記第２絶縁層
７，無機ＳＯＧ層６及び第１絶縁層５を夫々エッチング
してビアホール８を形成する。最後に、図４（Ｅ）に示
したように、上記ビアホール８及び第２絶縁層７の所定
部位上に第２導電層パターン９を形成して、無機ＳＯＧ
層６を用いた従来のメタル層間の平坦化工程を終了して
いた。
感光層パターンをマスクとして、上記第１導電層パター
ン４上の所定領域が露出されるように上記第２絶縁層
７，無機ＳＯＧ層６及び第１絶縁層５を夫々エッチング
してビアホール８を形成する。最後に、図４（Ｅ）に示
したように、上記ビアホール８及び第２絶縁層７の所定
部位上に第２導電層パターン９を形成して、無機ＳＯＧ
層６を用いた従来のメタル層間の平坦化工程を終了して
いた。
【０００６】又、有機ＳＯＧを用いた従来のメタル層間
の平坦化工程を、図５及び図６に基づいて以下に説明す
る。先ず、図５（Ａ）に示したように、半導体基板１上
に基底層（Bottom layer）２を形成し、該基底層２上に
第１導電層パターン４を所定間隔をおいて形成し、該第
１導電層パターン４を包含した上記半導体基板１上に第
１絶縁層５をＰＥＣＶＤ方法により形成する。
の平坦化工程を、図５及び図６に基づいて以下に説明す
る。先ず、図５（Ａ）に示したように、半導体基板１上
に基底層（Bottom layer）２を形成し、該基底層２上に
第１導電層パターン４を所定間隔をおいて形成し、該第
１導電層パターン４を包含した上記半導体基板１上に第
１絶縁層５をＰＥＣＶＤ方法により形成する。
【０００７】次いで、図５（Ｂ）に示したように、上記
第１絶縁層５上に平坦化のために流動性の高い有機ＳＯ
Ｇを均一な高さに塗布し、熱処理を施して有機ＳＯＧ層
３を形成する。このとき、有機ＳＯＧ層３は上記熱処理
を施すと一層平坦化される。次いで、図５（Ｃ）に示し
たように、上記第１導電層パターン４上に形成された上
記第１絶縁層５の上面が露出するまで、上記有機ＳＯＧ
層３をエッチバックする。
第１絶縁層５上に平坦化のために流動性の高い有機ＳＯ
Ｇを均一な高さに塗布し、熱処理を施して有機ＳＯＧ層
３を形成する。このとき、有機ＳＯＧ層３は上記熱処理
を施すと一層平坦化される。次いで、図５（Ｃ）に示し
たように、上記第１導電層パターン４上に形成された上
記第１絶縁層５の上面が露出するまで、上記有機ＳＯＧ
層３をエッチバックする。
【０００８】次いで、図６（Ｄ）に示したように、上記
露出された第１絶縁層５及びエッチングされた有機ＳＯ
Ｇ層３の上面に第２絶縁層７をＰＥＣＶＤ方法により形
成する。次いで、図６（Ｅ）に示したように、上記第２
絶縁層７上に感光性パターン（図示省略）を形成した
後、それをマスクとして上記第１導電層パターン４上の
所定領域が露出するように上記第２絶縁層７及び第１絶
縁層５をエッチングしてビアホール８を形成する。
露出された第１絶縁層５及びエッチングされた有機ＳＯ
Ｇ層３の上面に第２絶縁層７をＰＥＣＶＤ方法により形
成する。次いで、図６（Ｅ）に示したように、上記第２
絶縁層７上に感光性パターン（図示省略）を形成した
後、それをマスクとして上記第１導電層パターン４上の
所定領域が露出するように上記第２絶縁層７及び第１絶
縁層５をエッチングしてビアホール８を形成する。
【０００９】最後に、図６（Ｆ）に示したように、上記
ビアホール８及び第２絶縁層７の所定部位上に第２導電
層パターン９を形成して、有機ＳＯＧ３を用いた従来の
メタル層間の平坦化工程を終了していた。
ビアホール８及び第２絶縁層７の所定部位上に第２導電
層パターン９を形成して、有機ＳＯＧ３を用いた従来の
メタル層間の平坦化工程を終了していた。
【００１０】
【発明が解決しようとする課題】ところで、前述のよう
な無機ＳＯＧを用いた従来のメタル層間の平坦化工程に
おいては、ビアホールを形成するとき施すエッチング時
に、感光層パターン及び前記ビアホール内の酸素と炭素
成分の含有されてない無機ＳＯＧとが反応しないため、
該無機ＳＯＧに損傷を与えないという長所はあるが、反
面、炭素成分を含有しないため熱処理を行うとき無機Ｓ
ＯＧを構成する原子の再配列が無く、流動性も低いた
め、平坦度の特性が低下するという不都合な点があっ
た。
な無機ＳＯＧを用いた従来のメタル層間の平坦化工程に
おいては、ビアホールを形成するとき施すエッチング時
に、感光層パターン及び前記ビアホール内の酸素と炭素
成分の含有されてない無機ＳＯＧとが反応しないため、
該無機ＳＯＧに損傷を与えないという長所はあるが、反
面、炭素成分を含有しないため熱処理を行うとき無機Ｓ
ＯＧを構成する原子の再配列が無く、流動性も低いた
め、平坦度の特性が低下するという不都合な点があっ
た。
【００１１】一方、有機ＳＯＧを用いた従来のメタル層
間の平坦化工程においては、必ず有機ＳＯＧ層をエッチ
ングしなければならず、ビアホールを形成するためにエ
ッチングを施す時に添加される酸素と、エッチング後に
感光層パターン及びビアホール領域内の残留物質の除去
時の酸素プラズマとが、有機ＳＯＧの炭素成分と反応し
て有機ＳＯＧ層が損傷されるという不都合な点があっ
た。
間の平坦化工程においては、必ず有機ＳＯＧ層をエッチ
ングしなければならず、ビアホールを形成するためにエ
ッチングを施す時に添加される酸素と、エッチング後に
感光層パターン及びビアホール領域内の残留物質の除去
時の酸素プラズマとが、有機ＳＯＧの炭素成分と反応し
て有機ＳＯＧ層が損傷されるという不都合な点があっ
た。
【００１２】又、ＤＲＡＭを製造する場合、セル領域と
周辺領域との初期標高差により、ビアホールの形成され
た領域内の有機ＳＯＧをエッチバックして除去すると
き、絶縁層／有機ＳＯＧ層のエッチング選択比（etchin
g selectivity ）の調節が難しいため、該エッチングに
より導電層が損傷を受け、工程マージン（process mar
gane）が狭くなり、且つ、ローディング効果（loading
effect）に起因して平坦度の特性も悪くなるという不都
合な点があった。
周辺領域との初期標高差により、ビアホールの形成され
た領域内の有機ＳＯＧをエッチバックして除去すると
き、絶縁層／有機ＳＯＧ層のエッチング選択比（etchin
g selectivity ）の調節が難しいため、該エッチングに
より導電層が損傷を受け、工程マージン（process mar
gane）が狭くなり、且つ、ローディング効果（loading
effect）に起因して平坦度の特性も悪くなるという不都
合な点があった。
【００１３】そこで、本発明は、メタル層間に形成され
た有機物質層を化学的に処理（chemical process）して
無機物質層に変化させ、エッチバック工程を省いた半導
体製造工程時の無機層の形成方法を提供することを目的
とする。また、本発明は、ビアホールを形成する場合、
及び、該ビアホールの残留物質を除去する場合におい
て、ＳＯＧ層の損傷を防止し得る半導体製造工程時の無
機層の形成方法を提供することを目的とする。
た有機物質層を化学的に処理（chemical process）して
無機物質層に変化させ、エッチバック工程を省いた半導
体製造工程時の無機層の形成方法を提供することを目的
とする。また、本発明は、ビアホールを形成する場合、
及び、該ビアホールの残留物質を除去する場合におい
て、ＳＯＧ層の損傷を防止し得る半導体製造工程時の無
機層の形成方法を提供することを目的とする。
【００１４】更に、本発明は、優秀な平坦度の特性を有
する半導体製造工程時の無機層の形成方法を提供するこ
とを目的とする。
する半導体製造工程時の無機層の形成方法を提供するこ
とを目的とする。
【００１５】
【課題を解決するための手段】このような目的を達成す
るため、請求項１記載の発明は、半導体の製造工程で無
機質の層を形成する方法であって、半導体基板（１１）
上に第１導電層パターン（１４）を形成する工程と、該
第１導電層パターン（１４）を包含した半導体基板（１
１）上に第１絶縁層（１５）を形成する工程と、該第１
絶縁層（１５）の上面に有機スピン・オン・グラス層
（１６ａ）を形成する工程と、該有機スピン・オン・グ
ラス層（１６ａ）をオゾン（Ｏ3 ）雰囲気下で熱処理し
て無機スピン・オン・グラス層（１６ｂ）に変化させる
工程と、上記無機スピン・オン・グラス層（１６ｂ）上
に第２絶縁層（１８）を形成する工程と、上記第１導電
層パターン（１４）が露出されるように、前記第２絶縁
層（１８），無機スピン・オン・グラス層（１６ｂ）及
び第１絶縁層（１５）を夫々エッチングしビアホール
（１９）を形成する工程と、該ビアホール（１９）を包
含した第１絶縁層（１５）上に第２導電層パターン（２
０）を形成する工程と、を順次行うことを特徴とする。
るため、請求項１記載の発明は、半導体の製造工程で無
機質の層を形成する方法であって、半導体基板（１１）
上に第１導電層パターン（１４）を形成する工程と、該
第１導電層パターン（１４）を包含した半導体基板（１
１）上に第１絶縁層（１５）を形成する工程と、該第１
絶縁層（１５）の上面に有機スピン・オン・グラス層
（１６ａ）を形成する工程と、該有機スピン・オン・グ
ラス層（１６ａ）をオゾン（Ｏ3 ）雰囲気下で熱処理し
て無機スピン・オン・グラス層（１６ｂ）に変化させる
工程と、上記無機スピン・オン・グラス層（１６ｂ）上
に第２絶縁層（１８）を形成する工程と、上記第１導電
層パターン（１４）が露出されるように、前記第２絶縁
層（１８），無機スピン・オン・グラス層（１６ｂ）及
び第１絶縁層（１５）を夫々エッチングしビアホール
（１９）を形成する工程と、該ビアホール（１９）を包
含した第１絶縁層（１５）上に第２導電層パターン（２
０）を形成する工程と、を順次行うことを特徴とする。
【００１６】かかる工程によると、流動性の高い有機Ｓ
ＯＧ層を形成させることで、高い平坦度が得られる一
方、該有機ＳＯＧ層をオゾン（Ｏ3 ）雰囲気下で熱処理
して無機ＳＯＧ層に変化させることから、その後のビア
ホール形成のためのエッチング時に、ＳＯＧ層に損傷を
与えることがない。請求項２記載の発明では、上記オゾ
ン雰囲気下で熱処理する工程が、チャンバー又は炉で行
われ、該チャンバー又は炉内の圧力条件を１〜１０torr
とし、オゾン／酸素の濃度を２〜１２wt％とし、かつ、
オゾンガスの流れ条件を１０００〜５０００sccmとする
構成とした。
ＯＧ層を形成させることで、高い平坦度が得られる一
方、該有機ＳＯＧ層をオゾン（Ｏ3 ）雰囲気下で熱処理
して無機ＳＯＧ層に変化させることから、その後のビア
ホール形成のためのエッチング時に、ＳＯＧ層に損傷を
与えることがない。請求項２記載の発明では、上記オゾ
ン雰囲気下で熱処理する工程が、チャンバー又は炉で行
われ、該チャンバー又は炉内の圧力条件を１〜１０torr
とし、オゾン／酸素の濃度を２〜１２wt％とし、かつ、
オゾンガスの流れ条件を１０００〜５０００sccmとする
構成とした。
【００１７】上記条件により、有機ＳＯＧ層が、無機Ｓ
ＯＧ層に安定的に変化することになる。請求項３記載の
発明では、上記オゾン雰囲気下で熱処理をする工程及び
上記第２絶縁層（１８）を形成する工程が、同一のチャ
ンバー又は炉内で連続して行われる構成とした。
ＯＧ層に安定的に変化することになる。請求項３記載の
発明では、上記オゾン雰囲気下で熱処理をする工程及び
上記第２絶縁層（１８）を形成する工程が、同一のチャ
ンバー又は炉内で連続して行われる構成とした。
【００１８】上記構成により、オゾン雰囲気下で熱処理
をする工程と上記第２絶縁層（１８）を形成する工程と
が個別に行われる場合に比べて工程が単純化されること
になる。
をする工程と上記第２絶縁層（１８）を形成する工程と
が個別に行われる場合に比べて工程が単純化されること
になる。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。本発明に係る半導体製造工程時の
無機層の形成方法においては、先ず、図１（Ａ）に示し
たように、半導体基板１１上に基底層（Bottom layer）
１２を形成し、該基底層１２上に第１導電層パターン１
４を所定間隔をおいて形成し、該第１導電層パターン１
４を包含した上記基底層１２上にＰＥＣＶＤ方法により
第１絶縁層１５を形成する。
面を用いて説明する。本発明に係る半導体製造工程時の
無機層の形成方法においては、先ず、図１（Ａ）に示し
たように、半導体基板１１上に基底層（Bottom layer）
１２を形成し、該基底層１２上に第１導電層パターン１
４を所定間隔をおいて形成し、該第１導電層パターン１
４を包含した上記基底層１２上にＰＥＣＶＤ方法により
第１絶縁層１５を形成する。
【００２０】次いで、図１（Ｂ）に示したように、上記
第１絶縁層１５上に均一な高さの有機ＳＯＧ層１６ａ
（Ｓｉ−ＣＨ3 構造）を形成する。該有機ＳＯＧ層１６
ａは多量のＣＨ3 を含有して熱処理によるリフロー（re
flow）特性が優れるため、平坦化物質として好適に用い
られる。次いで、図１（Ｃ）に示したように、上記有機
ＳＯＧ層１６ａを包含する上記半導体基板１１をチャン
バー又は炉（furnace ）（図示省略）内に装入した後、
オゾン（Ｏ3 ）雰囲気下で熱処理を施し、上記有機ＳＯ
Ｇ層１６ａを化学的に処理して無機ＳＯＧ層（Si−Ｏ）
１６ｂに変化させる。この場合、上記チャンバー又は炉
の圧力条件は１〜１０torrで、オゾン（Ｏ3 ）対酸素
（Ｏ2 ）の濃度条件は２〜１２wt％で、オゾンガスの流
れ条件は１０００〜５０００sccmである。ここで、上記
ガスの流れ度の単位sccmは、Standard Cubic Cm ／Min
の略字であり、このような条件下での反応式は次のよう
に表示される。
第１絶縁層１５上に均一な高さの有機ＳＯＧ層１６ａ
（Ｓｉ−ＣＨ3 構造）を形成する。該有機ＳＯＧ層１６
ａは多量のＣＨ3 を含有して熱処理によるリフロー（re
flow）特性が優れるため、平坦化物質として好適に用い
られる。次いで、図１（Ｃ）に示したように、上記有機
ＳＯＧ層１６ａを包含する上記半導体基板１１をチャン
バー又は炉（furnace ）（図示省略）内に装入した後、
オゾン（Ｏ3 ）雰囲気下で熱処理を施し、上記有機ＳＯ
Ｇ層１６ａを化学的に処理して無機ＳＯＧ層（Si−Ｏ）
１６ｂに変化させる。この場合、上記チャンバー又は炉
の圧力条件は１〜１０torrで、オゾン（Ｏ3 ）対酸素
（Ｏ2 ）の濃度条件は２〜１２wt％で、オゾンガスの流
れ条件は１０００〜５０００sccmである。ここで、上記
ガスの流れ度の単位sccmは、Standard Cubic Cm ／Min
の略字であり、このような条件下での反応式は次のよう
に表示される。
【００２１】 Si −CH01＋ O* → Si −OH＋ CO2＋ H2 O 次いで、図２（Ｄ）に示したように、上記無機ＳＯＧ層
１６ｂ上に第２絶縁層１８をＰＥＣＶＤ方法により蒸着
する。次いで、図２（Ｅ）に示したように、上記第２絶
縁層１８上に感光性パターン（図示省略）を形成し、そ
れをマスクとして上記第１導電層パターン１４上の所定
領域が露出するように、上記第２絶縁層１８，無機ＳＯ
Ｇ層１６ｂ及び第１絶縁層１５を夫々エッチングしてビ
アホール１９を形成する。このとき、無機化された上記
ＳＯＧ層１６ｂは、ビアホール１９を形成するとき添加
される微量の酸素と、エッチング後ビアホール１９の内
部に存在する残留物質及び感光層の除去時の酸素プラズ
マと、反応しないため、何の損傷も受けない。
１６ｂ上に第２絶縁層１８をＰＥＣＶＤ方法により蒸着
する。次いで、図２（Ｅ）に示したように、上記第２絶
縁層１８上に感光性パターン（図示省略）を形成し、そ
れをマスクとして上記第１導電層パターン１４上の所定
領域が露出するように、上記第２絶縁層１８，無機ＳＯ
Ｇ層１６ｂ及び第１絶縁層１５を夫々エッチングしてビ
アホール１９を形成する。このとき、無機化された上記
ＳＯＧ層１６ｂは、ビアホール１９を形成するとき添加
される微量の酸素と、エッチング後ビアホール１９の内
部に存在する残留物質及び感光層の除去時の酸素プラズ
マと、反応しないため、何の損傷も受けない。
【００２２】最後に、図２（Ｆ）に示したように、上記
ビアホール１９を包含した上記第２絶縁層１８の所定部
位上に第２導電層パターン２０を形成して、本発明に係
る半導体製造工程時の無機層の形成方法を終了する。
ビアホール１９を包含した上記第２絶縁層１８の所定部
位上に第２導電層パターン２０を形成して、本発明に係
る半導体製造工程時の無機層の形成方法を終了する。
【００２３】
【発明の効果】以上説明したように、本発明に係る半導
体製造工程時の無機層の形成方法においては、エッチバ
ック工程を省いて無機物質層を形成するようになってい
るため、絶縁層／ＳＯＧ層間のエッチング選択比の調節
及び工程上のマージンの問題が解決され、無機ＳＯＧに
変化する以前の有機ＳＯＧの有する初期平坦化状態をそ
のまま維持するという効果がある。且つ、変化した無機
ＳＯＧ層によりビアホール形成する時の酸素プラズマに
対する抵抗力を向上させて、ＳＯＧ層の損傷を防止し得
るという効果がある。
体製造工程時の無機層の形成方法においては、エッチバ
ック工程を省いて無機物質層を形成するようになってい
るため、絶縁層／ＳＯＧ層間のエッチング選択比の調節
及び工程上のマージンの問題が解決され、無機ＳＯＧに
変化する以前の有機ＳＯＧの有する初期平坦化状態をそ
のまま維持するという効果がある。且つ、変化した無機
ＳＯＧ層によりビアホール形成する時の酸素プラズマに
対する抵抗力を向上させて、ＳＯＧ層の損傷を防止し得
るという効果がある。
【００２４】又、オゾン雰囲気下での熱処理及び第２絶
縁層の蒸着を同一のチャンバー、又は炉内で行うため、
工程を単純化し得るという効果がある。
縁層の蒸着を同一のチャンバー、又は炉内で行うため、
工程を単純化し得るという効果がある。
【図１】本発明に係る半導体製造時の無機層の形成方法
を示した工程縦断面図である。
を示した工程縦断面図である。
【図２】本発明に係る半導体製造時の無機層の形成方法
を示した工程縦断面図である。
を示した工程縦断面図である。
【図３】従来の無機ＳＯＧを用いたメタル層間の平坦化
工程を示した縦断面図である。
工程を示した縦断面図である。
【図４】従来の無機ＳＯＧを用いたメタル層間の平坦化
工程を示した縦断面図である。
工程を示した縦断面図である。
【図５】従来の有機ＳＯＧを用いたメタル層間の平坦化
工程を示した縦断面図である。
工程を示した縦断面図である。
【図６】従来の有機ＳＯＧを用いたメタル層間の平坦化
工程を示した縦断面図である。
工程を示した縦断面図である。
１１：半導体基板 １２：基底層（Bottom layer） １４：第１導電層パターン １５：第１絶縁層 １６ａ：有機ＳＯＧ層 １６ｂ：無機ＳＯＧ層 １８：第２絶縁層 １９：ビアホール ２０：第２導電層パターン
Claims (3)
- 【請求項１】半導体の製造工程で無機質の層を形成する
方法であって、 半導体基板（１１）上に第１導電層パターン（１４）を
形成する工程と、 該第１導電層パターン（１４）を包含した半導体基板
（１１）上に第１絶縁層（１５）を形成する工程と、 該第１絶縁層（１５）の上面に有機スピン・オン・グラ
ス層（１６ａ）を形成する工程と、 該有機スピン・オン・グラス層（１６ａ）をオゾン（Ｏ
3 ）雰囲気下で熱処理して無機スピン・オン・グラス層
（１６ｂ）に変化させる工程と、 上記無機スピン・オン・グラス層（１６ｂ）上に第２絶
縁層（１８）を形成する工程と、 上記第１導電層パターン（１４）が露出されるように、
前記第２絶縁層（１８），無機スピン・オン・グラス層
（１６ｂ）及び第１絶縁層（１５）を夫々エッチングし
ビアホール（１９）を形成する工程と、 該ビアホール（１９）を包含した第１絶縁層（１５）上
に第２導電層パターン（２０）を形成する工程と、 を順次行うことを特徴とする半導体製造工程時の無機層
の形成方法。 - 【請求項２】上記オゾン雰囲気下で熱処理する工程が、
チャンバー又は炉で行われ、該チャンバー又は炉内の圧
力条件を１〜１０torrとし、オゾン／酸素の濃度を２〜
１２wt％とし、かつ、オゾンガスの流れ条件を１０００
〜５０００sccmとすることを特徴とする請求項１記載の
半導体製造工程時の無機層の形成方法。 - 【請求項３】上記オゾン雰囲気下で熱処理をする工程及
び上記第２絶縁層（１８）を形成する工程が、同一のチ
ャンバー又は炉内で連続して行われることを特徴とする
請求項１又は２記載の半導体製造工程時の無機層の形成
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19120/1997 | 1997-05-17 | ||
| KR1019970019120A KR100239731B1 (ko) | 1997-05-17 | 1997-05-17 | 반도체 제조공정에서의 무기층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH118233A true JPH118233A (ja) | 1999-01-12 |
Family
ID=19506158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10128681A Pending JPH118233A (ja) | 1997-05-17 | 1998-05-12 | 半導体製造工程時の無機層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH118233A (ja) |
| KR (1) | KR100239731B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343087A (ja) * | 2003-04-23 | 2004-12-02 | Tokyo Electron Ltd | 層間絶縁膜の表面改質方法及び表面改質装置 |
| US7449383B2 (en) * | 2006-09-14 | 2008-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a capacitor and method of manufacturing a dynamic random access memory device using the same |
| JP2012049343A (ja) * | 2010-08-27 | 2012-03-08 | Univ Of Miyazaki | シリコン酸化膜のパターニング方法 |
-
1997
- 1997-05-17 KR KR1019970019120A patent/KR100239731B1/ko not_active IP Right Cessation
-
1998
- 1998-05-12 JP JP10128681A patent/JPH118233A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343087A (ja) * | 2003-04-23 | 2004-12-02 | Tokyo Electron Ltd | 層間絶縁膜の表面改質方法及び表面改質装置 |
| JP4538259B2 (ja) * | 2003-04-23 | 2010-09-08 | 東京エレクトロン株式会社 | 層間絶縁膜の表面改質方法及び表面改質装置 |
| US7449383B2 (en) * | 2006-09-14 | 2008-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a capacitor and method of manufacturing a dynamic random access memory device using the same |
| JP2012049343A (ja) * | 2010-08-27 | 2012-03-08 | Univ Of Miyazaki | シリコン酸化膜のパターニング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100239731B1 (ko) | 2000-01-15 |
| KR19980083715A (ko) | 1998-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8722510B2 (en) | Trench-filling method and film-forming system | |
| JP4871444B2 (ja) | 酸化膜除去法及び酸化膜除去のための半導体製造装置 | |
| JP5275094B2 (ja) | 基板処理方法 | |
| JP3815937B2 (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| JP2553513B2 (ja) | 有機マスクを状態調節するための方法 | |
| US6316354B1 (en) | Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer | |
| JP2002543586A (ja) | 反射防止コーティング及びそれに関連する方法 | |
| US6979633B2 (en) | Method of manufacturing semiconductor device | |
| JP3408409B2 (ja) | 半導体装置の製造方法およびドライエッチング装置の反応室環境制御方法 | |
| JP4058669B2 (ja) | シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法 | |
| US7754561B2 (en) | Method for fabricating isolation film in semiconductor device | |
| JPH11260921A (ja) | 半導体素子の多層配線用ビアホ―ルの形成方法 | |
| JPH118233A (ja) | 半導体製造工程時の無機層の形成方法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JP2000058642A (ja) | 半導体装置の製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| KR100467475B1 (ko) | 반도체장치의캐패시터형성방법 | |
| KR20000044867A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPS62274082A (ja) | ドライエツチング方法 | |
| JPH0936091A (ja) | 半導体装置の製造方法 | |
| JP3367497B2 (ja) | 半導体装置の製造方法 | |
| JPH098030A (ja) | シリコン系酸化膜の製造方法 | |
| JP3632198B2 (ja) | 半導体装置の製造方法 | |
| JP2795029B2 (ja) | 多層配線の形成方法 |