JPH117789A - マスクromの生成方法 - Google Patents

マスクromの生成方法

Info

Publication number
JPH117789A
JPH117789A JP15934597A JP15934597A JPH117789A JP H117789 A JPH117789 A JP H117789A JP 15934597 A JP15934597 A JP 15934597A JP 15934597 A JP15934597 A JP 15934597A JP H117789 A JPH117789 A JP H117789A
Authority
JP
Japan
Prior art keywords
data
row
word line
generating
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15934597A
Other languages
English (en)
Other versions
JP3204374B2 (ja
Inventor
Akio Sugiyama
明生 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP15934597A priority Critical patent/JP3204374B2/ja
Publication of JPH117789A publication Critical patent/JPH117789A/ja
Application granted granted Critical
Publication of JP3204374B2 publication Critical patent/JP3204374B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 マスクROMの配列コードパターンを変換
し、レイアウトする際に面積縮小を実現する。 【解決手段】 配列コード10より任意のロウアドレス
によって選択される配列データが全て等しくなる配列コ
ードの組み合わせ箇所を検索する(ステップ12)。こ
の配列コードの組み合わせ箇所が存在する場合は、最多
の配列コードを選択する。選択された配列コードがにお
いて配列要素がデジット線に電気的に作用する配列要素
がする場合は、データ出力に対応する配列コードを全て
反転させ、そのデータ出力にインパート素子を1つ追加
する。上記箇所を削除した配列コードを配列コード処理
(ステップ17)してできる配列コードレイアウト19
と削除後のロウデコーダの配列18及びデータ出力とを
反転させるビットを、全体レイアウト111に反映させ
て面積縮小を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、マスクROMの配列コード圧縮及びレイア
ウト処理方法に関する。
【0002】
【従来の技術】マスクROMは、配列コードからレイア
ウトを作成し、データを書き込む読み出し専用の半導体
記憶装置である。この配列コードのレイアウト作成に
は、配列コードをアドレス毎に配置する配列コード処理
が必要である。
【0003】図6は、この従来の配列コード処理方法を
示すブロック図である。従来、アドレスとメモリセルと
が1対1対応となるように、座標データによって配列コ
ードが配置され、配列コードレイアウトを作り、ロウデ
コーダ配列により全体レイアウトを構成していた。この
ためメモリ容量の論理的サイズは物理的サイズと一致す
ることが一般的であった。
【0004】−方、メモリセルデータの読み出し前に、
ディジットラインのプリチャージを行うROMでは、選
択されたメモリセルのデータが0の場合は、ディジット
ラインをディスチャージし、メモリセルのデータが1の
場合は、ディジットラインをプリチャージした状態を保
持し、それぞれの状態をセンスアンプで増幅しデータの
出力を決定する。このような、ディジットラインをディ
スチャージしないメモリセルであっても従来の配列コー
ド処理方法ではレイアウトに含まれていた。
【0005】図7は、従来の配列コード処理方法を示す
フローチャートである。要約すると、1本のワードライ
ンに接続するメモリセルのデータが同じとなるデータの
並びを検索し、デコーダの接続を変更するとともに、該
当する複数のワードラインのうち1本のみを残し、他を
削除する。また、ディジット線に対しても行い、面積の
低減をするものである。
【0006】図8は、従来の配列コード処理方法で作成
された、マスクROMの具体的構成を示す図である。面
積を低減する技術としては、例えば、特開平8−171
93号公報に記載された方法が知られている。
【0007】
【発明が解決しようとする課題】近年、マスクROMの
メモリ容量増大のニーズが高まっており、少しでも面積
を低減することが重用な課題となって来ている。この
点、前述の従来例では、配列コードの中の同一バタンを
検索し削除しようとした場合、例えば冗長なアドレスデ
コード回路が必要になり、この部分がオーバーヘッドと
なって高集積化のネックになり得る。つまり、削減も行
うがそれに伴う回路の増加が必ずある。従って、面積低
減が可能とあるが、まだ十分とはいえないという問題が
あった。
【0008】そこで、本発明の目的は、マスクROM内
蔵のマイコンあるいはASIC等に対し、回路の追加を
する事なく面積の低減を図ることにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明のマスクROMの生成方法は、複数の論理ア
ドレスと、論理アドレスにより一義的に対応するデータ
とをコード化した配列コードを読み込むステップと、読
み込んだ配列コードを物理的な行列に変換するステップ
と、物理的な行列をメモリセルのデータとしたメモリセ
ルアレイ並びに複数のワードライン及び複数のディジッ
トラインにより構成されるメモリレイアウトデータを生
成するステップと、論理アドレスを電気的な信号として
入力し、ロウデコード信号及びカラムデコード信号を出
力するデコーダー内部の回路を生成するステップとを含
み、ディジットラインのプリチャージ完了後、ロウデコ
ード信号により選択されたワードラインに接続するメモ
リセルに書き込まれたデータを、ディジットラインより
読み出し、カラムデコード信号により選択されたディジ
ットラインのみをセンスアンプにより増幅するマスクR
OMの生成方法において、物理的な行列内の1本のワー
ドラインに接続された全てのメモリセルに書き込むデー
タが、プリチャージレベルを増幅した時の論理値となる
行を検索するステップと、検索された行を削除するステ
ップとを含み、検索の結果、該当しないメモリセル及び
ワードライン並びにデコーダー内部の回路のみを生成す
ることを特徴とする。
【0010】また、複数の論理アドレスと、論理アドレ
スにより一義的に対応するデータとをコード化した配列
コードを読み込むステップと、読み込んだ配列コードを
物理的な行列に変換するステップと、物理的な行列をメ
モリセルのデータとしたメモリセルアレイ並びに複数の
ワードライン及び複数のディジットラインにより構成さ
れるメモリレイアウトデータを生成するステップと、論
理アドレスを電気的な信号として入力し、ロウデコード
信号及びカラムデコード信号を出力するデコーダー内部
の回路を生成するステップとを含み、ディジットライン
のプリチャージ完了後、ロウデコード信号により選択さ
れたワードラインに接続するメモリセルに書き込まれた
データを、ディジットラインより読み出し、カラムデコ
ード信号により選択されたディジットラインのみをセン
スアンプにより増幅するマスクROMの生成方法におい
て、物理的な行列内の1本のワードラインに接続された
全てのメモリセルに書き込むデータが、プリチャージレ
ベルを反転増幅した時の論理値となる行を検索するステ
ップと、検索された行を削除するステップとを含み、メ
モリセルアレイから外部への出力端にインパーターを接
続し、検索の結果、該当しないメモリセル及びワードラ
イン並びにデコーダー内部の回路のみを生成することを
特徴とする。
【0011】さらに、1本のワードラインに接続された
全てのメモリセルに書き込むデータが、プリチャージレ
ベルを増幅したときの論理値となる行と、1本のワード
ラインに接続された全てのメモリセルに書き込むデータ
が、プリチャージレベルを反転増幅したときの論理値と
なる行とで、どちらの本数が多いか判定するステップを
含み、判定の結果により削除する行を決定するのが好ま
しい。
【0012】またさらに、複数のデイジットラインと、
複数のディジットラインから1本を選択するデコーダー
と、選択されたディジットラインから読み出されたデー
タを増幅する1個のセンスアンプとにより構成されるブ
ロックをいくつか具備し、1本のワードラインより、全
てのブロック内部の任意の1行を同時に選択するマスク
ROMであって、一部のブロック内部のメモリセルデー
タを全て反転させて書き込むことで、1本のワードライ
ンに接続された全てのメモリセルに書き込むデータが、
プリチャージレベルを増幅した時の論理値となる行を検
索するステップを含み、一部のブロックのセンスアンプ
の出力端にインパークーを接続し、検索の結果、該当し
ないメモリセル及びワードライン並びにデコーダー内部
の回路のみを生成するのが好ましい。
【0013】また、複数のディジットラインと、複数の
ディジットラインから1本を選択するデコーダーと、選
択されたディジットラインから読み出されたデータを増
幅する1個のセンスアンプにより構成されるブロックを
いくつか具備し、1本のワードラインにより、全てのブ
ロック内部の任意の1行を同時に選択するマスクROM
であって、一部のブロック内部のメモリセルデータを全
て反転させて書き込むことで、1本のワードラインに接
続された全てのメモリセルに書き込むデータが、プリチ
ャージレベルを反転増幅した時の論理値となる行を検索
するステップを含み、一部のブロック以外のブロックの
センスアンプの出力端にインパークーを接続し、検索の
結果、該当しないメモリセル及びワードライン並びにデ
コーダー内部の回路のみを生成するのが好ましい。
【0014】さらに、1本のワードラインに接続された
全てのメモリセルに書き込むデータが、プリチャージレ
ベルを増幅したときの論理値となる行と、1本のワード
ラインに接続された全てのメモリセルに書き込むデータ
が、プリチャージレベルを反転増幅したときの論理値と
なる行とで、どちらの本数が多いか判定するステップを
含み、判定の結果により削除する行を決定するのが好ま
しい。
【0015】本発明のマスクROMの生成方法は、特
に、1本のワードラインに接続するメモリセルのデータ
が全てプリチャージレベルの同電位データの場合、その
ワードライン及びメモリセルさらにそのワードラインの
選択信号を生成するデコーダ回路を削除するステップを
含む。また、レイアウトデータ上で、ブロック分割され
ている場合、任意のブロック内部のデータを反転させる
ことで、1本のワードラインに接続するメモリセルが全
てプリチャージレベルとなるバタンを検索するステップ
と、そのバタンの内、最多のものを採用しデータを変換
するステップと、前述の削除を行うステップとを含む。
【0016】以上のように、マスクROMの配列コード
処理において、ブロックのデータの反転処理を実行し、
1本のワードラインに接続するメモリセルのデータが全
てプリチャージレベルとなるように変換することで、よ
り面積の縮小が可能となる。
【0017】
【発明の実施の形態】次に、本発明に実施例について、
図面を参照して説明する。
【0018】図1は、本発明のマスクROMの生成方法
の配列コードの第1の処理方法を示すフローチャートで
ある。
【0019】まず、本発明の第1の実施例では、マスク
ROMを自動生成時に用いられるアドレスとデータとの
対応をコード化した配列コード10を読み込み、1本の
ワードラインに接続するメモリセル全てのデータが
“1”となるデータの並びを検索するステップ12を実
行する。次に、検索の結果から該当するデータの並び及
びそのアドレスを削除するステップ13を実行する。そ
の削除後のアドレスとデータの対応を新配列コードとし
て再構成するステップ14により、その新配列コードを
用いて、従来と同じ手法でマスクROMの自動生成を行
う。
【0020】また、本発明の第2の実施例では、第1の
実施例が、1本のワードラインに接続するメモリセル全
てのデータが“1”となるデータの並びのみの検索であ
ったのに対し、1本のワードラインに接続するメモリセ
ル全てのデータが“0”となるデータの並びも検索し、
もし、1本のワードラインに接続するメモリセル全ての
データが“0”となるデータの並びの方が多い場合、全
てのデータを反転し、以降は第1の実施例と同じ処理に
より、レイアウトデータを作成後、マスクROMの出力
端にデータを反転させるインバーターを挿入する。
【0021】さらに、本発明の第3の実施例では、マス
クROMの大規模化に伴い、ブロック分割を有するもの
が増えてきており、そこで、このブロック分割に着目
し、ブロック単位でデータを反転し、1本のワードライ
ンに接続するメモリセル全てのデータが“1”となるデ
ータの並びを積極的に生成する方法である。
【0022】次に、図2,図3は、本発明のマスクRO
Mの生成方法の配列コードの第2の処理方法を示すフロ
ーチャートである。図2,図3は、連続したもので、そ
れぞれAで連結している。この方法では、1つのブロッ
ク内の1本のワードライン(以下配列要素と称す)が全
て0であるか否かを判定するステップ21を実行し、も
し全てが0であればFlgを“0”とするステップ22
を実行する。同様に、配列要素が全て1であるか否かを
判定するステップ23を実行し、もし全てが1である場
合は、Flgを“1”とするステップ24を実行し、ど
ちらでもない場合はFlgを“2”とするステップ25
を実行する。以上の処理を全配列要素に対し実行し(ス
テップ26)、Flgのテーブルを作成する。次に、前
述のテーブルの1行のFlgの並び(以下バタンと称
す)のうち、Flgの“2”を含まないバタンの最多の
ものを抽出するステップ27を実行する。さらに、前述
の最多バタンに該当するロウアドレスを記憶するステッ
プ28、前述の最多バタンのうちFlgが“0”のブロ
ック内の配列コードを全て反転するステップ29、ステ
ップ28にて記憶したロウアドレスに該当するロウアド
レス及び配列コードを削除し(ステップ210)、新配
列コードを生成する(ステップ211)。最後に、ステ
ップ211で生成された新配列コードを用いて、従来例
と同じマスクROMのレイアウトデータを自動生成し
(ステップ212)、前述のFlgが“0”であったブ
ロック内のセンスアンプの出力部にインパーターを挿入
する(ステップ213)。
【0023】以上、説明した様に、配列コードの変換処
理を追加するだけで、面積低減を実現出来る。尚、前述
の説明は、プリチャージレベルと同電位のデータとが
“1”の場合であるが、もし、“プリチャージレベルが
“0”の場合でも、同じアルゴリズムを適用出来ること
はいうまでもない。
【0024】図4は、上述した実施例の具体的なデータ
変換を示す配列データ例とFlgテーブル例とを示す図
である。配列データ例71の配列要素を、全てが0であ
るか否かを判定するステップ21、全てが1であるか否
かを判定するステップ23、どちらでもない場合を判定
するステップ25を実行、Flgを生成するステップ
(22,24,25)によってFlgのテーブル72を
作る。このテーブル中で、Flgの“2”を含まないバ
タンの最多の物を抽出するステップ27により、Flg
テーブル72のロウアドレスR3とロウアドレスR4と
が抽出され、ステップ28によりこのロウアドレスを記
憶する。次に、記憶されたロウアドレスの中のFlgが
“0”の配列コードを、ステップ29で全て反転させ、
配列データ例73の様に構成する。次に、ステップ28
で記憶されたロウアドレス(R3、R4)に該当するロ
ウアドレス及び配列コードを削除(ステップ210)
し、新配列コードを生成(ステップ211)する。最後
に、ステップ211で生成された新配列コードを用い
て、従来例と同じマスクROMのレイアウトデータを白
熱生成し(ステップ212)、前述のFlgが“0”で
あったブロック内のセンスアンプの出力部にインパータ
ーを挿入(ステップ213)する。
【0025】図5は、図4の配列データ例71を上述し
た実施例に従って生成したマスクROMの具体構成を示
す図である。インパーター62は、上述したステップ2
13により付加される。
【0026】
【発明の効果】上述したように、本発明では、配列コー
ドの変換処理を行い、1本のワードラインに接続する全
てのメモリセルのデータをプリチャージレベルと同電位
となるデータの並びを積極的に生成し、該当するワード
ラインおよびメモリセル,デコーダ回路を削除し、その
空き領域を詰めることができる。従って、面積の大幅な
低減を実現できるという効果を奏する。
【0027】実験的に作成したROMにおいては、ワー
ドラインを512本から500本に低減出来、面積は
0.674534mm2 〜0.66142mm2 と約
2%低減された。
【0028】また、不要なメモリセルを削除することに
よりディジットラインの長さが短くなり配線容量が減
り、これによってディジットラインの充放電が速まる。
従って、アクセス時間が速くなるという効果を奏する。
【0029】実験的に作成したROMにおいて、アクセ
ス時間は10.36nsから10.25nsと約1.1
%速まった。
【0030】さらに、不要となるメモリセルを削除する
ことにより、ディジットラインが短くなり配線容量と拡
散容量が減り、ディジットラインの充放電による消費電
流が減るため、消費電流が少なくなるという効果を奏す
る。
【0031】実験的に作成したROMにおいて、消費電
流は1.0464mA/MHzから1.0356mA/
MHzと約1%低減された。
【図面の簡単な説明】
【図1】本発明の実施例における配列コードの第1の処
理方法を示すフローチャートである。
【図2】本発明の実施例における配列コードの第2の処
理方法を示したフローチャート(その1)である。
【図3】本発明の実施例における配列コードの第2の処
理方法を示したフローチャート(その2)である。
【図4】本発明の実施例におけるデータ変換を示す表
と、Flgテーブルとを示す図である。
【図5】本発明の実施例におけるデータ変換後のマスク
ROMの構成を示す図である。
【図6】従来例の配列コードの処理方法を示すフローチ
ャートである。
【図7】従来例の一例を示すフローチャートである。
【図8】従来例の配列コード処理方法により生成された
マスクROMの構成を示す図である。
【符号の説明】
A0,Al,A2 アドレス入力端子 DO0,DO1,DO2,DO3 データ出力端子 R1〜R7 ロウアドレス D0,D1,D2,D3 配列コードブロック C.dec カラムデコーダ SA センスアンプ Out.Buff 出力バッファ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数の論理アドレスと、前記論理アドレス
    により一義的に対応するデータとをコード化した配列コ
    ードを読み込むステップと、 前記読み込んだ配列コードを物理的な行列に変換するス
    テップと、 前記物理的な行列をメモリセルのデータとしたメモリセ
    ルアレイ並びに複数のワードライン及び複数のディジッ
    トラインにより構成されるメモリレイアウトデータを生
    成するステップと、 前記論理アドレスを電気的な信号として入力し、ロウデ
    コード信号及びカラムデコード信号を出力するデコーダ
    ー内部の回路を生成するステップと、 を含み、 前記ディジットラインのプリチャージ完了後、前記ロウ
    デコード信号により選択されたワードラインに接続する
    前記メモリセルに書き込まれたデータを、前記ディジッ
    トラインより読み出し、前記カラムデコード信号により
    選択されたディジットラインのみをセンスアンプにより
    増幅するマスクROMの生成方法において、 前記物理的な行列内の1本のワードラインに接続された
    全てのメモリセルに書き込むデータが、前記プリチャー
    ジレベルを増幅した時の論理値となる行を検索するステ
    ップと、 前記検索された行を削除するステップと、 を含み、前記検索の結果、該当しないメモリセル及びワ
    ードライン並びにデコーダー内部の回路のみを生成する
    ことを特徴とするマスクROMの生成方法。
  2. 【請求項2】複数の論理アドレスと、前記論理アドレス
    により一義的に対応するデータとをコード化した配列コ
    ードを読み込むステップと、 前記読み込んだ配列コードを物理的な行列に変換するス
    テップと、 前記物理的な行列をメモリセルのデータとしたメモリセ
    ルアレイ並びに複数のワードライン及び複数のディジッ
    トラインにより構成されるメモリレイアウトデータを生
    成するステップと、 前記論理アドレスを電気的な信号として入力し、ロウデ
    コード信号及びカラムデコード信号を出力するデコーダ
    ー内部の回路を生成するステップと、 を含み、前記ディジットラインのプリチャージ完了後、
    前記ロウデコード信号により選択されたワードラインに
    接続する前記メモリセルに書き込まれたデータを、前記
    ディジットラインより読み出し、前記カラムデコード信
    号により選択されたディジットラインのみをセンスアン
    プにより増幅するマスクROMの生成方法において、 前記物理的な行列内の1本のワードラインに接続された
    全てのメモリセルに書き込むデータが、前記プリチャー
    ジレベルを反転増幅した時の論理値となる行を検索する
    ステップと、 前記検索された行を削除するステップと、 を含み、前記メモリセルアレイから外部への出力端にイ
    ンパーターを接続し、前記検索の結果、該当しないメモ
    リセル及びワードライン並びにデコーダー内部の回路の
    みを生成することを特徴とするマスクROMの生成方
    法。
  3. 【請求項3】前記1本のワードラインに接続された全て
    のメモリセルに書き込むデータが、 前記プリチャージレベルを増幅したときの論理値となる
    行と、前記1本のワードラインに接続された全てのメモ
    リセルに書き込むデータが、前記プリチャージレベルを
    反転増幅したときの論理値となる行とで、どちらの本数
    が多いか判定するステップを含み、前記判定の結果によ
    り削除する行を決定することを特徴とする、請求項1ま
    たは2に記載のマスクROMの生成方法。
  4. 【請求項4】複数のデイジットラインと、前記複数のデ
    ィジットラインから1本を選択するデコーダーと、前記
    選択されたディジットラインから読み出されたデータを
    増幅する1個のセンスアンプとにより構成されるブロッ
    クをいくつか具備し、1本のワードラインより、全ての
    ブロック内部の任意の1行を同時に選択するマスクRO
    Mであって、一部のブロック内部のメモリセルデータを
    全て反転させて書き込むことで、1本のワードラインに
    接続された全てのメモリセルに書き込むデータが、前記
    プリチャージレベルを増幅した時の論理値となる行を検
    索するステップを含み、前記一部のブロックのセンスア
    ンプの出力端にインパークーを接続し、前記検索の結
    果、該当しないメモリセル及びワードライン並びにデコ
    ーダー内部の回路のみを生成することを特徴とする、請
    求項1〜3のいずれかに記載のマスクROMの生成方
    法。
  5. 【請求項5】複数のディジットラインと、前記複数のデ
    ィジットラインから1本を選択するデコーダーと、前記
    選択されたディジットラインから読み出されたデータを
    増幅する1個のセンスアンプにより構成されるブロック
    をいくつか具備し、1本のワードラインにより、全ての
    ブロック内部の任意の1行を同時に選択するマスクRO
    Mであって、一部のブロック内部のメモリセルデータを
    全て反転させて書き込むことで、1本のワードラインに
    接続された全てのメモリセルに書き込むデータが、前記
    プリチャージレベルを反転増幅した時の論理値となる行
    を検索するステップを含み、前記一部のブロック以外の
    ブロックのセンスアンプの出力端にインパークーを接続
    し、前記検索の結果、該当しないメモリセル及びワード
    ライン並びにデコーダー内部の回路のみを生成すること
    を特徴とする、請求項1〜3のいずれかに記載のマスク
    ROMの生成方法。
  6. 【請求項6】前記1本のワードラインに接続された全て
    のメモリセルに書き込むデータが、前記プリチャージレ
    ベルを増幅したときの論理値となる行と、前記1本のワ
    ードラインに接続された全てのメモリセルに書き込むデ
    ータが、前記プリチャージレベルを反転増幅したときの
    論理値となる行とで、どちらの本数が多いか判定するス
    テップを含み、前記判定の結果により削除する行を決定
    することを特徴とする、請求項4または5に記載のマス
    クROMの生成方法。
JP15934597A 1997-06-17 1997-06-17 マスクromの生成方法 Expired - Fee Related JP3204374B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15934597A JP3204374B2 (ja) 1997-06-17 1997-06-17 マスクromの生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15934597A JP3204374B2 (ja) 1997-06-17 1997-06-17 マスクromの生成方法

Publications (2)

Publication Number Publication Date
JPH117789A true JPH117789A (ja) 1999-01-12
JP3204374B2 JP3204374B2 (ja) 2001-09-04

Family

ID=15691823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15934597A Expired - Fee Related JP3204374B2 (ja) 1997-06-17 1997-06-17 マスクromの生成方法

Country Status (1)

Country Link
JP (1) JP3204374B2 (ja)

Also Published As

Publication number Publication date
JP3204374B2 (ja) 2001-09-04

Similar Documents

Publication Publication Date Title
US7275200B2 (en) Transparent error correcting memory that supports partial-word write
JP2830280B2 (ja) 可変長ストリング符合装置
EP0567707A1 (en) Implementation of column redundancy in a cache memory architecture
US6804162B1 (en) Read-modify-write memory using read-or-write banks
KR940002864A (ko) 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
US7136986B2 (en) Apparatus and method for controlling flash memories
JP2005346887A (ja) 半導体記憶装置
JPS6116351A (ja) システムメモリ用単一誤り訂正回路
JP2005190543A5 (ja)
JP3786993B2 (ja) データ記憶ユニット及び該ユニットを用いたデータ記憶装置
JP2669303B2 (ja) ビットエラー訂正機能付き半導体メモリ
US7308598B2 (en) Algorithm to encode and compress array redundancy data
KR100272153B1 (ko) 3치기억 반도체기억시스템
JP4175694B2 (ja) フラッシュメモリ及びフラッシュメモリを搭載するシステム
JP2965830B2 (ja) 半導体記憶装置
JP3204374B2 (ja) マスクromの生成方法
JP3064048B2 (ja) Cd−romの削除ビット貯蔵方法及び回路
JPS6076094A (ja) 読み出し専用メモリ
CN115620772B (zh) 访问字线的方法及字线解码电路结构
JP2000349652A (ja) 誤り訂正手段を備えた記憶装置
JP3011086B2 (ja) 半導体記憶装置
JP2892715B2 (ja) 半導体メモリ装置
JPH0696597A (ja) 半導体メモリ装置
CN115512737A (zh) 存储芯片及读操作方法
CN116612801A (zh) 小容量存储阵列的擦除方法和解码电路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees