JPH117789A - マスクｒｏｍの生成方法 - Google Patents

Abstract

(57)【要約】 【課題】 マスクＲＯＭの配列コードパターンを変換
し、レイアウトする際に面積縮小を実現する。 【解決手段】 配列コード１０より任意のロウアドレス
によって選択される配列データが全て等しくなる配列コ
ードの組み合わせ箇所を検索する（ステップ１２）。こ
の配列コードの組み合わせ箇所が存在する場合は、最多
の配列コードを選択する。選択された配列コードがにお
いて配列要素がデジット線に電気的に作用する配列要素
がする場合は、データ出力に対応する配列コードを全て
反転させ、そのデータ出力にインパート素子を１つ追加
する。上記箇所を削除した配列コードを配列コード処理
（ステップ１７）してできる配列コードレイアウト１９
と削除後のロウデコーダの配列１８及びデータ出力とを
反転させるビットを、全体レイアウト１１１に反映させ
て面積縮小を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、マスクＲＯＭの配列コード圧縮及びレイア
ウト処理方法に関する。

【０００２】

【従来の技術】マスクＲＯＭは、配列コードからレイア
ウトを作成し、データを書き込む読み出し専用の半導体
記憶装置である。この配列コードのレイアウト作成に
は、配列コードをアドレス毎に配置する配列コード処理
が必要である。

【０００３】図６は、この従来の配列コード処理方法を
示すブロック図である。従来、アドレスとメモリセルと
が１対１対応となるように、座標データによって配列コ
ードが配置され、配列コードレイアウトを作り、ロウデ
コーダ配列により全体レイアウトを構成していた。この
ためメモリ容量の論理的サイズは物理的サイズと一致す
ることが一般的であった。

【０００４】−方、メモリセルデータの読み出し前に、
ディジットラインのプリチャージを行うＲＯＭでは、選
択されたメモリセルのデータが０の場合は、ディジット
ラインをディスチャージし、メモリセルのデータが１の
場合は、ディジットラインをプリチャージした状態を保
持し、それぞれの状態をセンスアンプで増幅しデータの
出力を決定する。このような、ディジットラインをディ
スチャージしないメモリセルであっても従来の配列コー
ド処理方法ではレイアウトに含まれていた。

【０００５】図７は、従来の配列コード処理方法を示す
フローチャートである。要約すると、１本のワードライ
ンに接続するメモリセルのデータが同じとなるデータの
並びを検索し、デコーダの接続を変更するとともに、該
当する複数のワードラインのうち１本のみを残し、他を
削除する。また、ディジット線に対しても行い、面積の
低減をするものである。

【０００６】図８は、従来の配列コード処理方法で作成
された、マスクＲＯＭの具体的構成を示す図である。面
積を低減する技術としては、例えば、特開平８−１７１
９３号公報に記載された方法が知られている。

【０００７】

【発明が解決しようとする課題】近年、マスクＲＯＭの
メモリ容量増大のニーズが高まっており、少しでも面積
を低減することが重用な課題となって来ている。この
点、前述の従来例では、配列コードの中の同一バタンを
検索し削除しようとした場合、例えば冗長なアドレスデ
コード回路が必要になり、この部分がオーバーヘッドと
なって高集積化のネックになり得る。つまり、削減も行
うがそれに伴う回路の増加が必ずある。従って、面積低
減が可能とあるが、まだ十分とはいえないという問題が
あった。

【０００８】そこで、本発明の目的は、マスクＲＯＭ内
蔵のマイコンあるいはＡＳＩＣ等に対し、回路の追加を
する事なく面積の低減を図ることにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のマスクＲＯＭの生成方法は、複数の論理ア
ドレスと、論理アドレスにより一義的に対応するデータ
とをコード化した配列コードを読み込むステップと、読
み込んだ配列コードを物理的な行列に変換するステップ
と、物理的な行列をメモリセルのデータとしたメモリセ
ルアレイ並びに複数のワードライン及び複数のディジッ
トラインにより構成されるメモリレイアウトデータを生
成するステップと、論理アドレスを電気的な信号として
入力し、ロウデコード信号及びカラムデコード信号を出
力するデコーダー内部の回路を生成するステップとを含
み、ディジットラインのプリチャージ完了後、ロウデコ
ード信号により選択されたワードラインに接続するメモ
リセルに書き込まれたデータを、ディジットラインより
読み出し、カラムデコード信号により選択されたディジ
ットラインのみをセンスアンプにより増幅するマスクＲ
ＯＭの生成方法において、物理的な行列内の１本のワー
ドラインに接続された全てのメモリセルに書き込むデー
タが、プリチャージレベルを増幅した時の論理値となる
行を検索するステップと、検索された行を削除するステ
ップとを含み、検索の結果、該当しないメモリセル及び
ワードライン並びにデコーダー内部の回路のみを生成す
ることを特徴とする。

【００１０】また、複数の論理アドレスと、論理アドレ
スにより一義的に対応するデータとをコード化した配列
コードを読み込むステップと、読み込んだ配列コードを
物理的な行列に変換するステップと、物理的な行列をメ
モリセルのデータとしたメモリセルアレイ並びに複数の
ワードライン及び複数のディジットラインにより構成さ
れるメモリレイアウトデータを生成するステップと、論
理アドレスを電気的な信号として入力し、ロウデコード
信号及びカラムデコード信号を出力するデコーダー内部
の回路を生成するステップとを含み、ディジットライン
のプリチャージ完了後、ロウデコード信号により選択さ
れたワードラインに接続するメモリセルに書き込まれた
データを、ディジットラインより読み出し、カラムデコ
ード信号により選択されたディジットラインのみをセン
スアンプにより増幅するマスクＲＯＭの生成方法におい
て、物理的な行列内の１本のワードラインに接続された
全てのメモリセルに書き込むデータが、プリチャージレ
ベルを反転増幅した時の論理値となる行を検索するステ
ップと、検索された行を削除するステップとを含み、メ
モリセルアレイから外部への出力端にインパーターを接
続し、検索の結果、該当しないメモリセル及びワードラ
イン並びにデコーダー内部の回路のみを生成することを
特徴とする。

【００１１】さらに、１本のワードラインに接続された
全てのメモリセルに書き込むデータが、プリチャージレ
ベルを増幅したときの論理値となる行と、１本のワード
ラインに接続された全てのメモリセルに書き込むデータ
が、プリチャージレベルを反転増幅したときの論理値と
なる行とで、どちらの本数が多いか判定するステップを
含み、判定の結果により削除する行を決定するのが好ま
しい。

【００１２】またさらに、複数のデイジットラインと、
複数のディジットラインから１本を選択するデコーダー
と、選択されたディジットラインから読み出されたデー
タを増幅する１個のセンスアンプとにより構成されるブ
ロックをいくつか具備し、１本のワードラインより、全
てのブロック内部の任意の１行を同時に選択するマスク
ＲＯＭであって、一部のブロック内部のメモリセルデー
タを全て反転させて書き込むことで、１本のワードライ
ンに接続された全てのメモリセルに書き込むデータが、
プリチャージレベルを増幅した時の論理値となる行を検
索するステップを含み、一部のブロックのセンスアンプ
の出力端にインパークーを接続し、検索の結果、該当し
ないメモリセル及びワードライン並びにデコーダー内部
の回路のみを生成するのが好ましい。

【００１３】また、複数のディジットラインと、複数の
ディジットラインから１本を選択するデコーダーと、選
択されたディジットラインから読み出されたデータを増
幅する１個のセンスアンプにより構成されるブロックを
いくつか具備し、１本のワードラインにより、全てのブ
ロック内部の任意の１行を同時に選択するマスクＲＯＭ
であって、一部のブロック内部のメモリセルデータを全
て反転させて書き込むことで、１本のワードラインに接
続された全てのメモリセルに書き込むデータが、プリチ
ャージレベルを反転増幅した時の論理値となる行を検索
するステップを含み、一部のブロック以外のブロックの
センスアンプの出力端にインパークーを接続し、検索の
結果、該当しないメモリセル及びワードライン並びにデ
コーダー内部の回路のみを生成するのが好ましい。

【００１４】さらに、１本のワードラインに接続された
全てのメモリセルに書き込むデータが、プリチャージレ
ベルを増幅したときの論理値となる行と、１本のワード
ラインに接続された全てのメモリセルに書き込むデータ
が、プリチャージレベルを反転増幅したときの論理値と
なる行とで、どちらの本数が多いか判定するステップを
含み、判定の結果により削除する行を決定するのが好ま
しい。

【００１５】本発明のマスクＲＯＭの生成方法は、特
に、１本のワードラインに接続するメモリセルのデータ
が全てプリチャージレベルの同電位データの場合、その
ワードライン及びメモリセルさらにそのワードラインの
選択信号を生成するデコーダ回路を削除するステップを
含む。また、レイアウトデータ上で、ブロック分割され
ている場合、任意のブロック内部のデータを反転させる
ことで、１本のワードラインに接続するメモリセルが全
てプリチャージレベルとなるバタンを検索するステップ
と、そのバタンの内、最多のものを採用しデータを変換
するステップと、前述の削除を行うステップとを含む。

【００１６】以上のように、マスクＲＯＭの配列コード
処理において、ブロックのデータの反転処理を実行し、
１本のワードラインに接続するメモリセルのデータが全
てプリチャージレベルとなるように変換することで、よ
り面積の縮小が可能となる。

【００１７】

【発明の実施の形態】次に、本発明に実施例について、
図面を参照して説明する。

【００１８】図１は、本発明のマスクＲＯＭの生成方法
の配列コードの第１の処理方法を示すフローチャートで
ある。

【００１９】まず、本発明の第１の実施例では、マスク
ＲＯＭを自動生成時に用いられるアドレスとデータとの
対応をコード化した配列コード１０を読み込み、１本の
ワードラインに接続するメモリセル全てのデータが
“１”となるデータの並びを検索するステップ１２を実
行する。次に、検索の結果から該当するデータの並び及
びそのアドレスを削除するステップ１３を実行する。そ
の削除後のアドレスとデータの対応を新配列コードとし
て再構成するステップ１４により、その新配列コードを
用いて、従来と同じ手法でマスクＲＯＭの自動生成を行
う。

【００２０】また、本発明の第２の実施例では、第１の
実施例が、１本のワードラインに接続するメモリセル全
てのデータが“１”となるデータの並びのみの検索であ
ったのに対し、１本のワードラインに接続するメモリセ
ル全てのデータが“０”となるデータの並びも検索し、
もし、１本のワードラインに接続するメモリセル全ての
データが“０”となるデータの並びの方が多い場合、全
てのデータを反転し、以降は第１の実施例と同じ処理に
より、レイアウトデータを作成後、マスクＲＯＭの出力
端にデータを反転させるインバーターを挿入する。

【００２１】さらに、本発明の第３の実施例では、マス
クＲＯＭの大規模化に伴い、ブロック分割を有するもの
が増えてきており、そこで、このブロック分割に着目
し、ブロック単位でデータを反転し、１本のワードライ
ンに接続するメモリセル全てのデータが“１”となるデ
ータの並びを積極的に生成する方法である。

【００２２】次に、図２，図３は、本発明のマスクＲＯ
Ｍの生成方法の配列コードの第２の処理方法を示すフロ
ーチャートである。図２，図３は、連続したもので、そ
れぞれＡで連結している。この方法では、１つのブロッ
ク内の１本のワードライン（以下配列要素と称す）が全
て０であるか否かを判定するステップ２１を実行し、も
し全てが０であればＦｌｇを“０”とするステップ２２
を実行する。同様に、配列要素が全て１であるか否かを
判定するステップ２３を実行し、もし全てが１である場
合は、Ｆｌｇを“１”とするステップ２４を実行し、ど
ちらでもない場合はＦｌｇを“２”とするステップ２５
を実行する。以上の処理を全配列要素に対し実行し（ス
テップ２６）、Ｆｌｇのテーブルを作成する。次に、前
述のテーブルの１行のＦｌｇの並び（以下バタンと称
す）のうち、Ｆｌｇの“２”を含まないバタンの最多の
ものを抽出するステップ２７を実行する。さらに、前述
の最多バタンに該当するロウアドレスを記憶するステッ
プ２８、前述の最多バタンのうちＦｌｇが“０”のブロ
ック内の配列コードを全て反転するステップ２９、ステ
ップ２８にて記憶したロウアドレスに該当するロウアド
レス及び配列コードを削除し（ステップ２１０）、新配
列コードを生成する（ステップ２１１）。最後に、ステ
ップ２１１で生成された新配列コードを用いて、従来例
と同じマスクＲＯＭのレイアウトデータを自動生成し
（ステップ２１２）、前述のＦｌｇが“０”であったブ
ロック内のセンスアンプの出力部にインパーターを挿入
する（ステップ２１３）。

【００２３】以上、説明した様に、配列コードの変換処
理を追加するだけで、面積低減を実現出来る。尚、前述
の説明は、プリチャージレベルと同電位のデータとが
“１”の場合であるが、もし、“プリチャージレベルが
“０”の場合でも、同じアルゴリズムを適用出来ること
はいうまでもない。

【００２４】図４は、上述した実施例の具体的なデータ
変換を示す配列データ例とＦｌｇテーブル例とを示す図
である。配列データ例７１の配列要素を、全てが０であ
るか否かを判定するステップ２１、全てが１であるか否
かを判定するステップ２３、どちらでもない場合を判定
するステップ２５を実行、Ｆｌｇを生成するステップ
（２２，２４，２５）によってＦｌｇのテーブル７２を
作る。このテーブル中で、Ｆｌｇの“２”を含まないバ
タンの最多の物を抽出するステップ２７により、Ｆｌｇ
テーブル７２のロウアドレスＲ３とロウアドレスＲ４と
が抽出され、ステップ２８によりこのロウアドレスを記
憶する。次に、記憶されたロウアドレスの中のＦｌｇが
“０”の配列コードを、ステップ２９で全て反転させ、
配列データ例７３の様に構成する。次に、ステップ２８
で記憶されたロウアドレス（Ｒ３、Ｒ４）に該当するロ
ウアドレス及び配列コードを削除（ステップ２１０）
し、新配列コードを生成（ステップ２１１）する。最後
に、ステップ２１１で生成された新配列コードを用い
て、従来例と同じマスクＲＯＭのレイアウトデータを白
熱生成し（ステップ２１２）、前述のＦｌｇが“０”で
あったブロック内のセンスアンプの出力部にインパータ
ーを挿入（ステップ２１３）する。

【００２５】図５は、図４の配列データ例７１を上述し
た実施例に従って生成したマスクＲＯＭの具体構成を示
す図である。インパーター６２は、上述したステップ２
１３により付加される。

【００２６】

【発明の効果】上述したように、本発明では、配列コー
ドの変換処理を行い、１本のワードラインに接続する全
てのメモリセルのデータをプリチャージレベルと同電位
となるデータの並びを積極的に生成し、該当するワード
ラインおよびメモリセル，デコーダ回路を削除し、その
空き領域を詰めることができる。従って、面積の大幅な
低減を実現できるという効果を奏する。

【００２７】実験的に作成したＲＯＭにおいては、ワー
ドラインを５１２本から５００本に低減出来、面積は
０．６７４５３４ｍｍ² 〜０．６６１４２ｍｍ² と約
２％低減された。

【００２８】また、不要なメモリセルを削除することに
よりディジットラインの長さが短くなり配線容量が減
り、これによってディジットラインの充放電が速まる。
従って、アクセス時間が速くなるという効果を奏する。

【００２９】実験的に作成したＲＯＭにおいて、アクセ
ス時間は１０．３６ｎｓから１０．２５ｎｓと約１．１
％速まった。

【００３０】さらに、不要となるメモリセルを削除する
ことにより、ディジットラインが短くなり配線容量と拡
散容量が減り、ディジットラインの充放電による消費電
流が減るため、消費電流が少なくなるという効果を奏す
る。

【００３１】実験的に作成したＲＯＭにおいて、消費電
流は１．０４６４ｍＡ／ＭＨｚから１．０３５６ｍＡ／
ＭＨｚと約１％低減された。

【図面の簡単な説明】

【図１】本発明の実施例における配列コードの第１の処
理方法を示すフローチャートである。

【図２】本発明の実施例における配列コードの第２の処
理方法を示したフローチャート（その１）である。

【図３】本発明の実施例における配列コードの第２の処
理方法を示したフローチャート（その２）である。

【図４】本発明の実施例におけるデータ変換を示す表
と、Ｆｌｇテーブルとを示す図である。

【図５】本発明の実施例におけるデータ変換後のマスク
ＲＯＭの構成を示す図である。

【図６】従来例の配列コードの処理方法を示すフローチ
ャートである。

【図７】従来例の一例を示すフローチャートである。

【図８】従来例の配列コード処理方法により生成された
マスクＲＯＭの構成を示す図である。

【符号の説明】

Ａ０，Ａｌ，Ａ２ アドレス入力端子 ＤＯ０，ＤＯ１，ＤＯ２，ＤＯ３ データ出力端子 Ｒ１〜Ｒ７ ロウアドレス Ｄ０，Ｄ１，Ｄ２，Ｄ３ 配列コードブロック Ｃ．ｄｅｃ カラムデコーダ ＳＡ センスアンプ Ｏｕｔ．Ｂｕｆｆ 出力バッファ

Claims (6)

【特許請求の範囲】
1. 【請求項１】複数の論理アドレスと、前記論理アドレス
   により一義的に対応するデータとをコード化した配列コ
   ードを読み込むステップと、 前記読み込んだ配列コードを物理的な行列に変換するス
   テップと、 前記物理的な行列をメモリセルのデータとしたメモリセ
   ルアレイ並びに複数のワードライン及び複数のディジッ
   トラインにより構成されるメモリレイアウトデータを生
   成するステップと、 前記論理アドレスを電気的な信号として入力し、ロウデ
   コード信号及びカラムデコード信号を出力するデコーダ
   ー内部の回路を生成するステップと、 を含み、 前記ディジットラインのプリチャージ完了後、前記ロウ
   デコード信号により選択されたワードラインに接続する
   前記メモリセルに書き込まれたデータを、前記ディジッ
   トラインより読み出し、前記カラムデコード信号により
   選択されたディジットラインのみをセンスアンプにより
   増幅するマスクＲＯＭの生成方法において、 前記物理的な行列内の１本のワードラインに接続された
   全てのメモリセルに書き込むデータが、前記プリチャー
   ジレベルを増幅した時の論理値となる行を検索するステ
   ップと、 前記検索された行を削除するステップと、 を含み、前記検索の結果、該当しないメモリセル及びワ
   ードライン並びにデコーダー内部の回路のみを生成する
   ことを特徴とするマスクＲＯＭの生成方法。
2. 【請求項２】複数の論理アドレスと、前記論理アドレス
   により一義的に対応するデータとをコード化した配列コ
   ードを読み込むステップと、 前記読み込んだ配列コードを物理的な行列に変換するス
   テップと、 前記物理的な行列をメモリセルのデータとしたメモリセ
   ルアレイ並びに複数のワードライン及び複数のディジッ
   トラインにより構成されるメモリレイアウトデータを生
   成するステップと、 前記論理アドレスを電気的な信号として入力し、ロウデ
   コード信号及びカラムデコード信号を出力するデコーダ
   ー内部の回路を生成するステップと、 を含み、前記ディジットラインのプリチャージ完了後、
   前記ロウデコード信号により選択されたワードラインに
   接続する前記メモリセルに書き込まれたデータを、前記
   ディジットラインより読み出し、前記カラムデコード信
   号により選択されたディジットラインのみをセンスアン
   プにより増幅するマスクＲＯＭの生成方法において、 前記物理的な行列内の１本のワードラインに接続された
   全てのメモリセルに書き込むデータが、前記プリチャー
   ジレベルを反転増幅した時の論理値となる行を検索する
   ステップと、 前記検索された行を削除するステップと、 を含み、前記メモリセルアレイから外部への出力端にイ
   ンパーターを接続し、前記検索の結果、該当しないメモ
   リセル及びワードライン並びにデコーダー内部の回路の
   みを生成することを特徴とするマスクＲＯＭの生成方
   法。
3. 【請求項３】前記１本のワードラインに接続された全て
   のメモリセルに書き込むデータが、 前記プリチャージレベルを増幅したときの論理値となる
   行と、前記１本のワードラインに接続された全てのメモ
   リセルに書き込むデータが、前記プリチャージレベルを
   反転増幅したときの論理値となる行とで、どちらの本数
   が多いか判定するステップを含み、前記判定の結果によ
   り削除する行を決定することを特徴とする、請求項１ま
   たは２に記載のマスクＲＯＭの生成方法。
4. 【請求項４】複数のデイジットラインと、前記複数のデ
   ィジットラインから１本を選択するデコーダーと、前記
   選択されたディジットラインから読み出されたデータを
   増幅する１個のセンスアンプとにより構成されるブロッ
   クをいくつか具備し、１本のワードラインより、全ての
   ブロック内部の任意の１行を同時に選択するマスクＲＯ
   Ｍであって、一部のブロック内部のメモリセルデータを
   全て反転させて書き込むことで、１本のワードラインに
   接続された全てのメモリセルに書き込むデータが、前記
   プリチャージレベルを増幅した時の論理値となる行を検
   索するステップを含み、前記一部のブロックのセンスア
   ンプの出力端にインパークーを接続し、前記検索の結
   果、該当しないメモリセル及びワードライン並びにデコ
   ーダー内部の回路のみを生成することを特徴とする、請
   求項１〜３のいずれかに記載のマスクＲＯＭの生成方
   法。
5. 【請求項５】複数のディジットラインと、前記複数のデ
   ィジットラインから１本を選択するデコーダーと、前記
   選択されたディジットラインから読み出されたデータを
   増幅する１個のセンスアンプにより構成されるブロック
   をいくつか具備し、１本のワードラインにより、全ての
   ブロック内部の任意の１行を同時に選択するマスクＲＯ
   Ｍであって、一部のブロック内部のメモリセルデータを
   全て反転させて書き込むことで、１本のワードラインに
   接続された全てのメモリセルに書き込むデータが、前記
   プリチャージレベルを反転増幅した時の論理値となる行
   を検索するステップを含み、前記一部のブロック以外の
   ブロックのセンスアンプの出力端にインパークーを接続
   し、前記検索の結果、該当しないメモリセル及びワード
   ライン並びにデコーダー内部の回路のみを生成すること
   を特徴とする、請求項１〜３のいずれかに記載のマスク
   ＲＯＭの生成方法。
6. 【請求項６】前記１本のワードラインに接続された全て
   のメモリセルに書き込むデータが、前記プリチャージレ
   ベルを増幅したときの論理値となる行と、前記１本のワ
   ードラインに接続された全てのメモリセルに書き込むデ
   ータが、前記プリチャージレベルを反転増幅したときの
   論理値となる行とで、どちらの本数が多いか判定するス
   テップを含み、前記判定の結果により削除する行を決定
   することを特徴とする、請求項４または５に記載のマス
   クＲＯＭの生成方法。