JPH1169313A - 順次走査変換回路 - Google Patents

Abstract

(57)【要約】 【課題】 順次走査変換回路において垂直輪郭補正が静
止画部と動画部で同様の効果を行うことを目的とする。 【解決手段】 入力された映像信号の動きを検出する動
き検出回路と、前記動き検出回路の動き検出信号により
現ライン信号から補間ライン信号を生成した後、前記動
き検出信号により現ライン信号と補間ライン信号に施す
垂直輪郭補正の効果を変える垂直輪郭補正回路路とその
出力を時間軸変換を行い順次走査信号に変換する時間軸
変換回路を備えることで動画部での効果を静止画部に対
し大きくすることで静止画部と動画部で効果を同じにで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，インターレース走
査された映像信号を動き検出により順次走査に変換を行
う順次走査変換回路に関するものである。

【０００２】

【従来の技術】近年、ハイビジョンテレビの普及に伴
い、現行放送（ＮＴＳＣ）の高画質化の要求が高く、イ
ンターレース走査の映像信号を順次走査に変換する必要
がある。

【０００３】従来の順次走査変換回路を図面を参照しな
がら説明する。図１１は順次走査変換を行うテレビ受像
機のブロック図、図１２は従来の順次走査変換回路（輝
度信号）のブロック図である。図１１において１１０１
は入力映像信号を輝度信号（Ｙ１）と色信号（Ｃ）に分
離するＹ／Ｃ分離回路、１１０２は色復調を行い色差信
号（Ｕ１、Ｖ１）を出力する色復調回路、１１０３はイ
ンタレース走査信号を順次走査信号に変換する順次走査
変換回路、１１０４は画質補正を行う画質補正回路であ
る。図１２において１０１は映像信号を２６３ライン遅
延するメモリ、１０２は映像信号を２６２ライン遅延す
るメモリ、１０３は映像の動きを検出する動き検出回
路、１０４は映像信号を１ライン遅延するラインメモ
リ、１０５は上下の映像信号を加算し平均する加算回
路、１０６、１０７、１０８は動き検出信号で２つの信
号を加重平均するゲイン回路と加算回路、１１０は時間
軸変換回路、１２０１は垂直輪郭補正回路、１２０２は
水平輪郭補正回路である。

【０００４】以上のように構成された順次走査変換回路
について、その動作について説明する。図１１で入力さ
れた映像信号はＹ／Ｃ分離回路１１０１において輝度信
号（Ｙ１）、色信号（Ｃ）に分離される。その分離され
た色信号は色復調回路１１０２において復調され色差信
号（Ｕ１、Ｖ１）として出力される。次に順次走査変換
回路１１０３および画質補正回路１１０４でインターレ
ース走査信号から順次走査信号に変換され画質補正後出
力される。

【０００５】さらに図１２〜図２３を参照しながら順次
走査変換回路について詳細に説明する。ここでは輝度信
号の順次走査変換回路について説明するが、色差信号も
同様なので説明を省略する。入力された映像信号（ｂ１
２）はメモリ１０１によって２６３ライン遅延される
（ａ１２）。さらにメモリ１０２によって２６２ライン
遅延する。したがってメモリ１０２の出力信号は入力映
像信号に対し、５２５ライン（１フレーム）遅延してい
ることになる。

【０００６】つぎに動き検出回路１０３において入力映
像信号（ｂ１２）とメモリ１０２の出力信号（５２５ラ
イン）の差を利用した動き検出を行い、その出力として
動き検出信号（ｆ１）を出力する。この動き検出信号
（ｆ１）は例えば静止画のとき０、動画のとき１を出力
し、静止画と動画の間を何段階か出力するもである。ま
た入力映像信号（ｂ１２）はラインメモリ（１０４）で
１ライン遅延され出力される（ｃ１２）。この信号（ｃ
１２）は現ラインの信号として時間軸変換回路に入力さ
れる。さらに、加算回路１０５において入力映像信号
（ｂ１２）とラインメモリ１０４の出力信号（ｃ１２）
が平均加算され出力される。この信号は完全動画のとき
補間ラインの信号となる信号である。完全静止画の時は
補間ラインとして１フィールド前の信号（ａ１２）を使
用する。

【０００７】そしてゲイン回路１０６、１０７及び加算
回路１０８を用いて動き検出信号（ｆ１）で加重平均を
行い補間ライン（ｄ１２）として時間軸変換回路に入力
する。図１３はこの現ラインと補間ラインの位置関係を
示すものである。次に時間軸変換回路１１０について図
１４、図１５を用いて説明する。現ライン信号（ｃ１
２）、補間ライン信号（ｄ１２）は各々ラインメモリ１
４０１、１４０２に書き込まれる。このとき書き込みの
クロック（ＷＣＫ）は例えば１４．３ＭＨｚを用いる。
またラインメモリに書き込まれる現ライン（ｃ１２）と
補間ライン（ｄ１２）の情報は、図１５に示すように現
ラインｎと補間ラインｎ＋１というように走査時の順序
としては現ラインが先になるようになっている。

【０００８】そして読み出しは図１５のＲＲＡ（現ライ
ン）、ＲＲＢ（補間ライン）を基準に行われ、ラインメ
モリ１４０１、１４０２の出力には各々ｃ１４、ｂ１４
のように出力される。このとき読み出しのクロック（Ｒ
ＣＫ）は書き込みのクロック（ＷＣＫ）の２倍の周波数
（２８．６ＭＨｚ）のものを用いるため、１／２に圧縮
されて出力される。次に切り換え回路１４０３において
ラインメモリ１４０１、１４０２を切換信号（ａ１４）
によって切り換えることで順次走査変換された信号（ｅ
１２）を得ることができる。

【０００９】次に垂直輪郭補正回路１２０１での動作を
図１６から図２０を用いて説明する。まず入力映像信号
（ｅ１２）はラインメモリ１６０１で１ライン遅延され
（ａ１６）、さらにラインメモリ１６０２で１ライン遅
延する（ｂ１６）。次に入力映像信号（ｅ１２）、ライ
ンメモリ１６０１の出力信号（ａ１６）、ラインメモリ
１６０２の出力信号（ｂ１６）は各々ゲイン回路１６０
３、１６０４、１６０５で−１／４、１／２、−１／４
のゲインが掛けられて加算回路１６０６で加算され、垂
直の輪郭信号（ｃ１６）が得られる。そしてリミッタ回
路１６０７においてリミッタレベルでリミッタがかけか
れ（特性は図１７）（ｄ１６）、大振幅の輪郭信号はリ
ミッタレベルで抑えられる。

【００１０】次にコアリング回路１６０８において設定
されるコアリング量までの小振幅のノイズを除去され
る。（特性は図１８）最後にコアリング回路１６０８の
出力信号（ｅ１６）をゲインコントロール回路１６０９
でその効果をコントロールし（ｆ１６）、加算回路１６
１０でラインメモリ１６０１の出力信号（ａ１６）に加
算し、垂直輪郭補正を行う。図１９は静止画のときの垂
直輪郭補正の波形図、図２０は動画の垂直輪郭補正の波
形図でエッジ部分が強調された信号が得られる。

【００１１】次に水平輪郭補正回路１２０２での動作を
図２１〜図２３を用いて説明する。まず入力映像信号
（ｆ１２）は遅延回路２１０１で遅延され（ａ２１）、
さらに遅延回路２１０２で遅延する（ｂ２１）。この遅
延回路の遅延時間は水平の輪郭補正の効果をだす周波数
により決定される。次に入力映像信号（ｆ１２）、遅延
回路２１０１の出力信号（ａ２１）、遅延回路２１０２
の出力信号（ｂ２１）は各々ゲイン回路２１０３、２１
０４、２１０５で−１／４、１／２、−１／４のゲイン
が掛けられて加算回路２１０６で加算され、水平の輪郭
信号（ｃ２１）が得られる。

【００１２】そしてリミッタ回路２１０７においてリミ
ッタレベルでリミッタがかけかれ（特性は図２２）（ｄ
２１）、大振幅の輪郭信号はリミッタレベルで抑えられ
る。次にコアリング回路２１０８において設定されるコ
アリング量までの小振幅のノイズを除去される。（特性
は図２３）最後にコアリング回路２１０８の出力信号
（ｅ２１）をゲインコントロール回路２１０９でその効
果をコントロールし（ｆ２１）、加算回路２１１０で遅
延回路２１０２の出力信号（ａ２１）に加算し、水平輪
郭補正が行われる。

【００１３】

【発明が解決しようとする課題】しかしながら上記の様
な構成では垂直輪郭補正が静止画と動画でその効果が大
きく違い、図１９、図２０のように静止画で効果が大き
く出過ぎるという課題があった。また、水平輪郭補正で
は動画のときの現ラインと補間ラインでその効果が大き
く違い、その結果として静止画に対し動画で効果が現れ
にくいという課題があった。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に、本発明の順次走査変換回路は、入力された映像信号
の動きを検出する動き検出回路と、前記動き検出回路の
動き検出信号により現信号から補間信号を生成した後、
前記動き検出信号により現信号と補間信号に施す垂直輪
郭補正の効果を変える垂直輪郭補正回路または前記動き
検出信号により補間信号に施す水平輪郭補正の効果を変
える水平輪郭補正回路と、前記動き検出信号により補間
信号に施す水平輪郭補正の効果を変える水平輪郭補正回
路とその出力を時間軸変換を行い順次走査信号に変換す
る時間軸変換回路を備え、高画質にインターレース信号
から順次走査信号に変換できる順次走査変換回路を提供
するものである。

【００１５】

【発明の実施の形態】前記問題点を解決するために、請
求項１記載の発明は、動き検出信号によって入力映像が
静止画のときは垂直輪郭補正の効果を小さくし、入力映
像が動画のときは垂直輪郭補正の効果を大きくすること
を特徴としたものであり、垂直輪郭補正が静止画と動画
でその効果を同じようにできる。

【００１６】請求項２記載の発明は、入力された映像信
号の動きを検出する動き検出回路と、前記動き検出回路
の動き検出信号により現信号から補間信号を生成した
後、前記動き検出信号により静止画と動画で現ライン信
号と補間ライン信号に施す垂直輪郭補正の効果を変える
垂直輪郭補正回路と、その出力を時間軸変換を行い順次
走査信号に変換する時間軸変換回路を備えたことを特徴
とし、垂直輪郭補正が静止画と動画でその効果を同じよ
うにできる。

【００１７】請求項３記載の発明は、請求項２記載の垂
直輪郭補正回路が入力される補間ライン信号を１ライン
遅延する第１のラインメモリと、前記第１のラインメモ
リの出力と入力される現ライン信号から垂直輪郭信号を
生成する第１のフィルタと、入力される現ライン信号と
前記入力補間ライン信号から垂直輪郭信号を生成する第
２のフィルタと、前記第１のフィルタ出力信号を設定さ
れたレベルにリミットする第１のリミッタ回路と、前記
リミッタ回路の出力信号に設定されたコアリングを行う
第１のコアリング回路と、前記第２のフィルタ出力信号
を設定されたレベルにリミットする第２のリミッタ回路
と、前記リミッタ回路の出力信号に設定されたコアリン
グを行う第２のコアリング回路と、入力される動き検出
信号から輪郭補正の効果に変換するゲイン変換回路と、
前記第１のコアリング回路の出力信号のゲインを前記ゲ
イン変換回路の出力によりコントロールする第１のゲイ
ンコントロール回路と、前記第２のコアリング回路の出
力信号のゲインを前記ゲイン変換回路の出力によりコン
トロールする第２のゲインコントロール回路と、前記第
１のゲインコントロール回路の出力信号を前記第１のラ
インメモリの出力に加算し出力する第１の加算回路と、
前記第２のゲインコントロール回路の出力信号を前記入
力現ライン信号に加算し出力する第２の加算回路と、前
記第２の加算回路の出力信号を１ライン遅延する第２の
ラインメモリで構成されていることを特徴とし、垂直輪
郭補正が静止画と動画でその効果を同じようにできる。

【００１８】請求項４記載の発明は、請求項３に記載の
第１のフィルタが前記入力現ライン信号を１ライン遅延
させる第３のラインメモリと、前記第１のラインメモリ
の出力信号を−１／４にする第１のゲイン回路と、前記
現ライン信号を１／２にする第２のゲイン回路と、前記
第３のラインメモリの出力信号を−１／４にする第３の
ゲイン回路と、前記第１のゲイン回路の出力信号と前記
第２のゲイン回路の出力信号と前記第３のゲイン回路の
出力信号とを加算する第３の加算回路により構成され、
前記第２のフィルタが前記入力補間ライン信号を１ライ
ン遅延させる第４のラインメモリと、前記第４のライン
メモリの出力信号を−１／４にする第４のゲイン回路
と、前記補間ライン信号を１／２にする第５のゲイン回
路と、前記入力現ライン信号を−１／４にする第６のゲ
イン回路と、前記第４のゲイン回路の出力信号と前記第
５のゲイン回路の出力信号と前記第６のゲイン回路の出
力信号とを加算する第４の加算回路により構成され、垂
直輪郭補正が静止画と動画でその効果を同じようにでき
る。。

【００１９】請求項５記載の発明は、入力映像が静止画
のときは水平輪郭補正の効果を小さくし、入力映像が動
画のときは水平輪郭補正の効果を大きくすることを特徴
とし、静止画と動画で同じような水平輪郭補正の効果を
得ることができる。

【００２０】請求項６記載の発明は、入力された映像信
号の動きを検出する動き検出回路と、前記動き検出回路
の動き検出信号により現ライン信号から補間ライン信号
を生成した後、前記動き検出信号により補間信号に施す
水平輪郭補正の効果を変える水平輪郭補正回路と、その
出力を時間軸変換を行い順次走査信号に変換する時間軸
変換回路を備えたことを特徴とし、静止画と動画で同じ
ような水平輪郭補正の効果を得ることができる。

【００２１】請求項７記載の発明は、請求項６記載の水
平輪郭補正回路が補間ライン信号のみに動作することを
特徴とし、静止画と動画で同じような水平輪郭補正の効
果を得ることができる。

【００２２】請求項８記載の発明は、請求項７に記載の
水平輪郭補正回路が入力される補間ライン信号を遅延す
る第１の遅延回路と、前記第１の遅延回路の出力信号を
遅延する第２の遅延回路と、前記入力補間ライン信号を
−１／４にする第７のゲイン回路と、前記第１の遅延回
路の出力信号を１／２にする第８のゲイン回路と、前記
第２の遅延回路の出力信号を−１／４にする第９のゲイ
ン回路と、前記第７のゲイン回路の出力信号と前記第８
のゲイン回路の出力信号と前記第９のゲイン回路の出力
信号を加算する第５の加算回路と、前記第５の加算回路
の出力信号を設定されたレベルにリミットする第３のリ
ミッタ回路と、前記リミッタ回路の出力信号に設定され
たコアリングを行う第３のコアリング回路と、入力され
る動き検出信号から輪郭補正の効果に変換するゲイン変
換回路と、前記第３のコアリング回路の出力信号のゲイ
ンを前記ゲイン変換回路の出力によりコントロールする
第３のゲインコントロール回路と、前記第３のゲインコ
ントール回路の出力信号と前記第１の遅延回路の出力信
号を加算し出力する第６の加算回路を備えたことを特徴
とし、静止画と動画で同じような水平輪郭補正の効果を
得ることができる。

【００２３】請求項９記載の発明は、請求項６記載の水
平輪郭補正回路が水平輪郭補正信号を現ライン信号から
生成し、補間ライン信号のみに動作することを特徴と
し、静止画と動画で同じような水平輪郭補正の効果を得
ることができる。

【００２４】請求項１０記載の発明は、請求項９記載の
水平輪郭補正回路が入力される現ライン信号を遅延する
第３の遅延回路と、前記第３の遅延回路の出力信号を遅
延する第４の遅延回路と、前記入力現ライン信号を−１
／４にする第１０のゲイン回路と、前記第３の遅延回路
の出力信号を１／２にする第１１のゲイン回路と、前記
第４の遅延回路の出力信号を−１／４にする第１２のゲ
イン回路と、前記第１０のゲイン回路の出力信号と前記
第１１のゲイン回路の出力信号と前記第１２のゲイン回
路の出力信号を加算する第７の加算回路と、前記第７の
加算回路の出力信号を設定されたレベルにリミットする
第４のリミッタ回路と、前記リミッタ回路の出力信号に
設定されたコアリングを行う第４のコアリング回路と、
入力される動き検出信号から輪郭補正の効果に変換する
ゲイン変換回路と、前記第４のコアリング回路の出力信
号のゲインを前記ゲイン変換回路の出力によりコントロ
ールする第４のゲインコントロール回路と、前記入力補
間ライン信号を遅延する第５の遅延回路と、前記第５の
遅延回路の出力信号と前記第４のゲインコントロール回
路の出力を加算する第８の加算回路を備えたことを特徴
とし、静止画と動画で同じような水平輪郭補正の効果を
得ることができる。

【００２５】請求項１１記載の発明は、請求項６記載の
水平輪郭補正回路が現ラインから生成した第１の水平輪
郭補正信号と補間ラインから生成した第２の水平輪郭補
正信号を前記動き検出信号により加重平均し、補間ライ
ンのみに動作することを特徴とし、静止画と動画で同じ
ような水平輪郭補正の効果を得ることができる。

【００２６】請求項１２記載の発明は、請求項１１の水
平輪郭補正回路が入力される補間ライン信号を遅延する
第１の遅延回路と、前記第１の遅延回路の出力信号を遅
延する第２の遅延回路と、前記入力補間ライン信号を−
１／４にする第７のゲイン回路と、前記第１の遅延回路
の出力信号を１／２にする第８のゲイン回路と、前記第
２の遅延回路の出力信号を−１／４にする第９のゲイン
回路と、前記第７のゲイン回路の出力信号と前記第８の
ゲイン回路の出力信号と前記第９のゲイン回路の出力信
号を加算する第５の加算回路と、入力される現ライン信
号を遅延する第３の遅延回路と、前記第３の遅延回路の
出力信号を遅延する第４の遅延回路と、前記入力現ライ
ン信号を−１／４にする第１０のゲイン回路と、前記第
３の遅延回路の出力信号を１／２にする第１１のゲイン
回路と、前記第４の遅延回路の出力信号を−１／４にす
る第１２のゲイン回路と、前記第１０のゲイン回路の出
力信号と前記第１１のゲイン回路の出力信号と前記第１
２のゲイン回路の出力信号を加算する第７の加算回路
と、前記第５の加算回路の出力信号と前記第７の加算回
路の出力信号を前記動き検出回路の動き検出信号で加重
平均するミックス回路と、前記ミックス回路の出力信号
を設定されたレベルにリミットする第５のリミッタ回路
と、前記第５のリミッタ回路の出力信号に設定されたコ
アリングを行う第５のコアリング回路と、入力される動
き検出信号から輪郭補正の効果に変換するゲイン変換回
路と、前記第５のコアリング回路の出力信号のゲインを
前記ゲイン変換回路の出力によりコントロールする第５
のゲインコントロール回路と、前記第１の遅延回路の出
力信号に前記ゲイン変換回路の出力信号を加算し補正補
間ライン信号として出力する第８の加算回路を備えたこ
とを特徴とし、静止画と動画で同じような水平輪郭補正
の効果を得ることができる。

【００２７】（実施の形態１）以下、本発明の請求項１
〜４に記載された発明の実施の形態について図１〜図５
を用いて説明する。

【００２８】図１において、１０９は垂直輪郭補正回路
である。また１０１、１０２のメモリ、１０３の動き検
出回路、１０４のラインメモリ、１０５の加算回路、１
０６、１０７のゲイン回路、１０８の加算回路、１１０
の時間軸変換回路は従来と同じ構成である。

【００２９】以上のように構成された順次走査変換回路
について、以下その動作を説明する。入力映像信号から
現ライン信号（ｂ１）及び補間ライン信号（ａ１）を得
るところまでは従来と同じであるため説明を省略する。
現ライン信号（ｂ１）と補間ライン信号（ａ１）は垂直
輪郭補正回路１０９に入力され、動き検出回路１０３の
動き検出信号（ｆ１）により動画部は静止画部より垂直
輪郭補正の効果の効果を大きく補正が行われ補正現ライ
ン信号（ｄ１）、補正補間ライン信号（ｃ１）として出
力される。そして従来と同じ時間軸変換回路１１０で現
ラインと補間ラインが合成され順次走査信号に変換され
出力される（ｅ１）。

【００３０】次に図２、図３を用いて垂直輪郭補正回路
１０９の詳細の説明を行う。図２は垂直輪郭補正のブロ
ック図、図３はその動作を説明するためのタイミング図
である。図２において２０１、２０２、２０３はライン
メモリ、２０４、２０５、２０６、２０７、２０８、２
０９はゲイン回路、２１０、２１１は加算回路、２１
２、２１６はリミッタ回路、２１３、２１７はコアリン
グ回路、２１４、２１８はゲインコントロール回路、２
１５、２１９は加算回路、２２０はラインメモリ、２２
１はゲイン変換回路である。

【００３１】まず入力された補間ライン信号（ａ１）は
ラインメモリ２０１及びラインメモリ２０３で１ライン
遅延し各々（ａ２）、（ｇ２）として出力される。この
ラインメモリは１つのラインメモリでも実現できるがこ
こでは説明を簡単にするため２つに分けた状態で説明す
る。また入力された現ライン信号（ｂ１）はラインメモ
リ２０２で１ライン遅延され出力される（ｂ２）。次に
ラインメモリ２０１の出力信号（ａ２）、入力現ライン
信号（ｂ１）、ラインメモリ２０２の出力信号（ｂ２）
は各々ゲイン回路２０４、２０５、２０６で−１／４、
１／２、−１／４のゲインが掛けられ加算回路２１０で
加算され出力される（ｆ２）。このことで補間ラインに
補正する垂直輪郭信号が生成される。ここでは実施例と
して３タップのバンドパスフィルタでの構成を説明して
いるがそれ以外のフィルタでも良い。同様に現ラインに
補正する垂直輪郭信号を生成するのに、ラインメモリ２
０３の出力信号（ｇ２）、入力補間ライン信号（ａ
１）、入力現ライン信号（ｂ１）に各々ゲイン回路２０
７、２０８、２０９で−１／４、１／２、−１／４のゲ
インが掛けられ加算回路２１１で加算され出力される
（ｋ２）。次に加算回路２１０、２１１の出力信号（ｆ
２、ｋ２）は各々リミッタ回路２１２、２１６でリミッ
タレベルでリッミトされ大振幅の輪郭補正信号を抑え、
さらにコアリング回路２１３、２１７で設定されるコア
リング量までのノイズを除去され出力される。（ｍ２、
ｏ２）また、入力される動き検出信号（ｆ１）はゲイン
変換回路２２１で垂直輪郭補正の効果を設定する値に変
換され出力される（ｐ２）。そしてゲインコントロール
回路２１４、２１８においてその効果がコントロールさ
れ出力される（ｑ２、ｓ２）。このときの効果は動画部
では垂直輪郭補正の効果が大きくなるように設定されて
いる。最後にラインメモリ２０１の出力信号（ａ２）に
ゲインコントロール回路の出力信号（ｑ２）を加算回路
２１５で加算し補正補間ライン信号（ｃ１）を、入力現
ライン信号（ｂ１）にゲインコントロール回路２１８の
出力信号（ｓ２）を加算回路２１９で加算し、さらにラ
インメモリ２２０で１ライン遅延し補正現ライン信号
（ｄ１）を得る。ラインメモリ２２０は補正現ライン信
号（ｄ１）と補正補間ライン信号（ｃ１）のタイミング
を合わせるのに必要であるが、その後処理される時間軸
回路でのタイミングを変えることで削除もできる。図
４、図５に本発明での垂直輪郭補正回路の補正後の波形
図を示す。図４は静止画部、図５は動画部の波形図で、
この説明では動画部の効果を静止画部の効果の２倍に設
定している。

【００３２】（実施の形態２）つぎに、請求項５〜８に
記載された発明の実施の形態について図６、図７を用い
て説明する。

【００３３】図６において、６０１は水平輪郭補正回路
である。また１０１、１０２のメモリ、１０３の動き検
出回路、１０４のラインメモリ、１０５の加算回路、１
０６、１０７のゲイン回路、１０８の加算回路、１１０
の時間軸変換回路は従来と同じ構成である。

【００３４】以上のように構成された順次走査変換回路
について、以下その動作を説明する。入力映像信号から
現ライン信号（ｂ１）及び補間ライン信号（ａ１）を得
るところまでは従来と同じであるため説明を省略する。
現ライン信号（ｂ１）と補間ライン信号（ａ１）は水平
輪郭補正回路６０１に入力され、動き検出回路１０３の
動き検出信号（ｆ１）により補間ラインの動画部は静止
画部より水平輪郭補正の効果の効果を大きく補正が行わ
れ補正現ライン信号（ｂ６）、補正補間ライン信号（ａ
６）として出力される。そして従来と同じ時間軸変換回
路１１０で現ラインと補間ラインが合成され順次走査信
号に変換され出力される（ｃ１）。

【００３５】次に図７を用いて水平輪郭補正回路６０１
の詳細の説明を行う。図７は水平輪郭補正のブロック図
である。図７において７０１、７０２は遅延回路、７０
３、７０４、７０５はゲイン回路、７０６は加算回路、
７０７はリミッタ回路、７０８はコアリング回路、７１
０はゲインコントロール回路、７１１は加算回路、７０
９はゲイン変換回路である。

【００３６】まず入力補間ライン信号（ａ１）は遅延回
路７０１で遅延し出力する（ａ７）。さらに遅延回路７
０２で遅延し出力する（ｂ７）。この遅延時間は水平輪
郭補正の効果を得る周波数により決定される。入力補間
ライン信号（ａ１）、遅延回路７０１の出力信号（ａ
７）、遅延回路７０２の出力信号（ｂ７）は各々ゲイン
回路７０３、７０４、７０５で−１／４、１／２、−１
／４のゲインが掛けられ加算回路７０６で加算され出力
される（ｃ７）。次にリミッタ回路７０７でリミッタレ
ベルでリッミトされ大振幅の輪郭補正信号を抑え、さら
にコアリング回路７０８で設定されるコアリング量まで
のノイズを除去され出力される。また、入力される動き
検出信号（ｆ１）はゲイン変換回路７０９で水平輪郭補
正の効果を設定する値に変換され出力される（ｅ７）。
そしてゲインコントロール回路７１０においてその効果
がコントロールされ出力される。このときの効果は動画
部では水平輪郭補正の効果が大きくなるように設定され
ている。最後に遅延回路７０１の出力信号（ａ７）にゲ
インコントロール回路７１０の出力信号が加算され補正
補間ライン信号（ａ６）として出力される。

【００３７】（実施の形態３）つぎに、請求項９及び請
求項１０に記載された発明の実施の形態について図８、
図１０を用いて説明する。

【００３８】図８において、８０１、８０２は遅延回
路、８０３、８０４、８０５はゲイン回路、８０６は加
算回路、８０７はリミッタ回路、８０８はコアリング回
路、８０７は遅延回路である。また７０９のゲインコン
トロール回路、７１１の加算回路、７０９のゲイン変換
回路は実施の形態２と同一のものである。

【００３９】この構成によって現ラインの水平輪郭信号
を生成し、動き検出信号（ｆ１）でその効果をコントロ
ールした後、補間ラインの補正を行う。図１０はその波
形図で、水平にある速度で動いている動画部では上下の
ラインを平均加算するため、入力映像信号（ｂ１２）と
１ライン遅延した信号（ｂ１）を平均加算し（ａ１）の
ように細部の信号がなくなることがある。しかしながら
入力現ライン信号（ｂ１２）から水平輪郭信号（ｂ８）
を生成し、補間ラインに補正を行うことで細部の補正を
行うことができる。

【００４０】（実施の形態４）つぎに、請求項１１及び
請求項１２に記載された発明の実施の形態について図９
を用いて説明する。

【００４１】図９において、９０１はミックス回路であ
る。また、７０１、７０２の遅延回路、７０３、７０
４、７０５のゲイン回路、７０６の加算回路、７０７の
リミッタ回路、７０８のコアリング回路、７１０のゲイ
ンコントロール回路、７１１の加算回路、７０９のゲイ
ン変換回路は実施の形態２と同一であり、８０１、８０
２の遅延回路、８０３、８０４、８０５のゲイン回路、
８０６の加算回路は実施の形態３と同一である。

【００４２】この構成によって、現ラインから生成され
た水平輪郭補正信号（ｂ８）と補間ラインから生成され
た水平輪郭補正信号（ｃ７）をミックス回路９０１で入
力される動き検出信号（ｆ１）で加重平均され補間ライ
ンに補正が行われる。これにより動画部では現ラインか
ら生成される水平輪郭補正信号（ｃ７）を用い、静止画
部では補間ラインから生成される水平輪郭補正信号（ｃ
７）を用いることで細部の補正を行うことができる。

【００４３】

【発明の効果】以上の実施の形態からも明らかなよう
に、本発明によれば動き検出回路の出力信号である動き
検出信号を用いて、垂直輪郭補正では入力映像が静止画
のときは垂直輪郭補正の効果を小さくし、入力映像が動
画のときは垂直輪郭補正の効果を大きくすることにより
静止画と動画でその効果を同じようにでき、水平輪郭補
正では入力映像が静止画のときは水平輪郭補正の効果を
小さくし、入力映像が動画のときは水平輪郭補正の効果
を大きくすることにより。、静止画と動画で同じような
水平輪郭補正の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の順次走査変換回路
のブロック図

【図２】本発明の第１の実施の形態の垂直輪郭補正回路
のブロック図

【図３】本発明の第１の実施の形態の垂直輪郭補正回路
のタイミング図

【図４】本発明の第１の実施の形態の垂直輪郭補正回路
の静止画の波形図

【図５】本発明の第１の実施の形態の垂直輪郭補正回路
の動画の波形図

【図６】本発明の第２の実施の形態の順次走査変換回路
のブロック図

【図７】本発明の第２の実施の形態の水平輪郭補正回路
のブロック図

【図８】本発明の第３の実施の形態の水平輪郭補正回路
のブロック図

【図９】本発明の第４の実施の形態の水平輪郭補正回路
のブロック図

【図１０】本発明の第３の実施の形態の水平輪郭補正回
路の波形図

【図１１】従来の順次走査変換を行うテレビ受像機のブ
ロック図

【図１２】従来の順次走査変換回路のブロック図

【図１３】従来の順次走査の波形図

【図１４】従来の時間軸変換回路のブロック図

【図１５】従来の時間軸変換回路のタイミング図

【図１６】従来の垂直輪郭補正回路のブロック図

【図１７】従来のリミッタ回路の特性図

【図１８】従来のコアリング回路の特性図

【図１９】従来の垂直輪郭補正回路の静止画の波形図

【図２０】従来の垂直輪郭補正回路の動画の波形図

【図２１】従来の水平輪郭補正回路のブロック図

【図２２】従来のリミッタ回路の特性図

【図２３】従来のコアリング回路の特性図

【符号の説明】

１０１ メモリ １０２ メモリ １０３ 動き検出回路 １０４ ラインメモリ １０５ 加算回路 １０６，１０７ ゲイン回路 １０８ 加算回路 １０９ 垂直輪郭補正回路 １１０ 時間軸変換回路 ２０１，２０２，２０３ ラインメモリ ２０４，２０５，２０６，２０７，２０８，２０９ ゲ
イン回路 ２１０，２１１ 加算回路 ２１２，２１６ リミッタ回路 ２１３，２１７ コアリング回路 ２１４，２１８ ゲインコントロール回路 ２１５，２１９ 加算回路 ２２０ ラインメモリ ２２１ ゲイン変換回路 ６０１ 水平輪郭補正回路 ７０１，７０２ 遅延回路 ７０３，７０４，７０５ ゲイン回路 ７０６ 加算回路 ７０７ リミッタ回路 ７０８ コアリング回路 ７０９ ゲイン変換回路 ７１０ ゲインコントロール回路 ７１１ 加算回路 ８０１，８０２，８０７ 遅延回路 ８０３，８０４，８０５ ゲイン回路 ９０１ ミックス回路 １１０１ Ｙ／Ｃ分離回路 １１０２ 色復調回路 １１０３ 順次走査変換回路 １１０４ 画質補正回路 １２０１ 垂直輪郭補正回路 １２０２ 水平輪郭補正回路 １４０１，１４０２ ラインメモリ １４０３ 切換回路 １６０１，１６０２ ラインメモリ １６０３，１６０４，１６０５ ゲイン回路 １６０６ 加算回路 １６０７ リミッタ回路 １６０８ コアリング回路 １６０９ ゲインコントロール回路 １６１０ 加算回路 ２１０１，２１０２ 遅延回路 ２１０３，２１０４，２１０５ ゲイン回路 ２１０６ 加算回路 ２１０７ リミッタ回路 ２１０８ コアリング回路 ２１０９ ゲインコントロール回路 ２１１０ 加算回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 和人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 インターレース走査された映像信号を入
   力し、映像の動きに応じて現ライン信号から補間ライン
   信号を合成し、前記映像信号の倍の走査線を有する順次
   走査された映像信号を得る順次走査変換回路において、
   入力映像信号の映像が静止画のときは垂直輪郭補正の効
   果を小さくし、入力映像信号の映像が動画のときは垂直
   輪郭補正の効果を大きくすることを特徴とする順次走査
   変換回路。
2. 【請求項２】 インターレース走査された映像信号を入
   力し、映像の動きに応じて現ライン信号から補間ライン
   信号を合成し、倍の走査線を有する順次走査された映像
   信号を得る順次走査変換回路において、入力された映像
   信号の動きを検出する動き検出回路と、前記動き検出回
   路から出力される動き検出信号により現ライン信号から
   補間ライン信号を生成した後、前記動き検出信号により
   静止画部と動画部で現ラインと補間ラインに施す垂直輪
   郭補正の効果を変える垂直輪郭補正回路と、前記垂直輪
   郭補正回路の出力を時間軸変換を行い順次走査信号に変
   換する時間軸変換回路とを備えたことを特徴とする順次
   走査変換回路。
3. 【請求項３】 垂直輪郭補正回路は、補間ライン信号を
   １ライン遅延する第１のラインメモリと、前記第１のラ
   インメモリの出力と入力される現ライン信号から垂直輪
   郭信号を生成する第１のフィルタと、入力される現ライ
   ン信号と前記入力補間ライン信号から垂直輪郭信号を生
   成する第２のフィルタと、前記第１のフィルタ出力信号
   を設定されたレベルにリミットする第１のリミッタ回路
   と、前記リミッタ回路の出力信号に設定されたコアリン
   グを行う第１のコアリング回路と、前記第２のフィルタ
   出力信号を設定されたレベルにリミットする第２のリミ
   ッタ回路と、前記リミッタ回路の出力信号に設定された
   コアリングを行う第２のコアリング回路と、入力される
   動き検出信号から輪郭補正の効果に変換するゲイン変換
   回路と、前記第１のコアリング回路の出力信号のゲイン
   を前記ゲイン変換回路の出力によりコントロールする第
   １のゲインコントロール回路と、前記第２のコアリング
   回路の出力信号のゲインを前記ゲイン変換回路の出力に
   よりコントロールする第２のゲインコントロール回路
   と、前記第１のゲインコントロール回路の出力信号を前
   記第１のラインメモリの出力に加算し出力する第１の加
   算回路と、前記第２のゲインコントロール回路の出力信
   号を前記入力現ライン信号に加算し出力する第２の加算
   回路と、前記第２の加算回路の出力信号を１ライン遅延
   する第２のラインメモリを備えたことを特徴とする請求
   項２記載の順次走査変換回路。
4. 【請求項４】 第１のフィルタは、前記入力現ライン信
   号を１ライン遅延させる第３のラインメモリと、前記第
   １のラインメモリの出力信号を−１／４にする第１のゲ
   イン回路と、前記現ライン信号を１／２にする第２のゲ
   イン回路と、前記第３のラインメモリの出力信号を−１
   ／４にする第３のゲイン回路と、前記第１のゲイン回路
   の出力信号と前記第２のゲイン回路の出力信号と前記第
   ３のゲイン回路の出力信号とを加算する第３の加算回路
   により構成され、第２のフィルタは、前記入力補間ライ
   ン信号を１ライン遅延させる第４のラインメモリと、前
   記第４のラインメモリの出力信号を−１／４にする第４
   のゲイン回路と、前記補間ライン信号を１／２にする第
   ５のゲイン回路と、前記入力現ライン信号を−１／４に
   する第６のゲイン回路と、前記第４のゲイン回路の出力
   信号と前記第５のゲイン回路の出力信号と前記第６のゲ
   イン回路の出力信号とを加算する第４の加算回路により
   構成されることを特徴とする請求項３記載の順次走査変
   換回路。
5. 【請求項５】 インターレース走査された映像信号を入
   力し、映像の動きに応じて現ライン信号から補間ライン
   信号を合成し、倍の走査線を有する順次走査された映像
   信号を得る順次走査変換回路において、入力映像が静止
   画のときは水平輪郭補正の効果を小さくし、入力映像が
   動画のときは水平輪郭補正の効果を大きくすることを特
   徴とする順次走査変換回路。
6. 【請求項６】 インターレース走査された映像信号を入
   力し、映像の動きに応じて現ライン信号から補間ライン
   信号を合成し、倍の走査線を有する順次走査された映像
   信号を得る順次走査変換回路において、入力された映像
   信号の動きを検出する動き検出回路と、前記動き検出回
   路の出力の動き検出信号により現信号から補間信号を生
   成した後、前記動き検出信号により補間信号に施す水平
   輪郭補正の効果を変える水平輪郭補正回路と、その出力
   を時間軸変換を行い順次走査信号に変換する時間軸変換
   回路を備えたことを特徴とする順次走査変換回路。
7. 【請求項７】 水平輪郭補正回路は補間ライン信号にの
   みに動作することを特徴とする請求項６記載の順次走査
   変換回路。
8. 【請求項８】 水平輪郭補正回路は、入力される補間ラ
   イン信号を遅延する第１の遅延回路と、前記第１の遅延
   回路の出力信号を遅延する第２の遅延回路と、前記入力
   補間ライン信号を−１／４にする第７のゲイン回路と、
   前記第１の遅延回路の出力信号を１／２にする第８のゲ
   イン回路と、前記第２の遅延回路の出力信号を−１／４
   にする第９のゲイン回路と、前記第７のゲイン回路の出
   力信号と前記第８のゲイン回路の出力信号と前記第９の
   ゲイン回路の出力信号を加算する第５の加算回路と、前
   記第５の加算回路の出力信号を設定されたレベルにリミ
   ットする第３のリミッタ回路と、前記リミッタ回路の出
   力信号に設定されたコアリングを行う第３のコアリング
   回路と、入力される動き検出信号から輪郭補正の効果に
   変換するゲイン変換回路と、前記第３のコアリング回路
   の出力信号のゲインを前記ゲイン変換回路の出力により
   コントロールする第３のゲインコントロール回路と、前
   記第３のゲインコントール回路の出力信号と前記第１の
   遅延回路の出力信号を加算し出力する第６の加算回路と
   を備えたことを特徴とする順次走査変換回路。
9. 【請求項９】 水平輪郭補正回路が水平輪郭補正信号を
   現ライン信号から生成し、補間ライン信号のみに動作す
   ることを特徴とする請求項６記載の順次走査変換回路。
10. 【請求項１０】 水平輪郭補正回路が入力される現ライ
    ン信号を遅延する第３の遅延回路と、前記第３の遅延回
    路の出力信号を遅延する第４の遅延回路と、前記入力現
    ライン信号を−１／４にする第１０のゲイン回路と、前
    記第３の遅延回路の出力信号を１／２にする第１１のゲ
    イン回路と、前記第４の遅延回路の出力信号を−１／４
    にする第１２のゲイン回路と、前記第１０のゲイン回路
    の出力信号と前記第１１のゲイン回路の出力信号と前記
    第１２のゲイン回路の出力信号を加算する第７の加算回
    路と、前記第７の加算回路の出力信号を設定されたレベ
    ルにリミットする第４のリミッタ回路と、前記リミッタ
    回路の出力信号に設定されたコアリングを行う第４のコ
    アリング回路と、入力される動き検出信号から輪郭補正
    の効果に変換するゲイン変換回路と、前記第４のコアリ
    ング回路の出力信号のゲインを前記ゲイン変換回路の出
    力によりコントロールする第４のゲインコントロール回
    路と、前記入力補間ライン信号を遅延する第５の遅延回
    路と、前記第５の遅延回路の出力信号と前記第４のゲイ
    ンコントロール回路の出力を加算する第８の加算回路を
    備えた請求項９記載の順次走査変換回路。
11. 【請求項１１】 前記水平輪郭補正回路が現ライン信号
    から生成した第１の水平輪郭補正信号と補間ライン信号
    から生成した第２の水平輪郭補正信号を前記動き検出信
    号により加重平均し、補間ライン信号のみに動作するこ
    とを特徴とした請求項６記載の順次走査変換回路。
12. 【請求項１２】 水平輪郭補正回路が入力される補間ラ
    イン信号を遅延する第１の遅延回路と、前記第１の遅延
    回路の出力信号を遅延する第２の遅延回路と、前記入力
    補間ライン信号を−１／４にする第７のゲイン回路と、
    前記第１の遅延回路の出力信号を１／２にする第８のゲ
    イン回路と、前記第２の遅延回路の出力信号を−１／４
    にする第９のゲイン回路と、前記第７のゲイン回路の出
    力信号と前記第８のゲイン回路の出力信号と前記第９の
    ゲイン回路の出力信号を加算する第５の加算回路と、入
    力される現ライン信号を遅延する第３の遅延回路と、前
    記第３の遅延回路の出力信号を遅延する第４の遅延回路
    と、前記入力現ライン信号を−１／４にする第１０のゲ
    イン回路と、前記第３の遅延回路の出力信号を１／２に
    する第１１のゲイン回路と、前記第４の遅延回路の出力
    信号を−１／４にする第１２のゲイン回路と、前記第１
    ０のゲイン回路の出力信号と前記第１１のゲイン回路の
    出力信号と前記第１２のゲイン回路の出力信号を加算す
    る第７の加算回路と、前記第５の加算回路の出力信号と
    前記第７の加算回路の出力信号を前記動き検出回路の動
    き検出信号で加重平均するミックス回路と、前記ミック
    ス回路の出力信号を設定されたレベルにリミットする第
    ５のリミッタ回路と、前記第５のリミッタ回路の出力信
    号に設定されたコアリングを行う第５のコアリング回路
    と、入力される動き検出信号から輪郭補正の効果に変換
    するゲイン変換回路と、前記第５のコアリング回路の出
    力信号のゲインを前記ゲイン変換回路の出力によりコン
    トロールする第５のゲインコントロール回路と、前記第
    １の遅延回路の出力信号に前記ゲイン変換回路の出力信
    号を加算し補正補間ライン信号として出力する第８の加
    算回路を備える請求項１１記載の順次走査変換回路。