JP2550934B2 - テレビ受像機 - Google Patents
テレビ受像機Info
- Publication number
- JP2550934B2 JP2550934B2 JP3031866A JP3186691A JP2550934B2 JP 2550934 B2 JP2550934 B2 JP 2550934B2 JP 3031866 A JP3031866 A JP 3031866A JP 3186691 A JP3186691 A JP 3186691A JP 2550934 B2 JP2550934 B2 JP 2550934B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- motion
- separation
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】クリアビションEDTV等における信
号系の動き適応型３次元Ｙ／Ｃ分離、内挿補間、倍速変
換等ディジタル映像信号処理回路に関する。
号系の動き適応型３次元Ｙ／Ｃ分離、内挿補間、倍速変
換等ディジタル映像信号処理回路に関する。
【０００２】
【従来技術】図４に従来の動き適応型輝度信号Ｙ／色差
信号Ｒ−Ｙ，Ｂ−Ｙ分離、内挿補間、倍速変換等ディジ
タル映像信号処理回路のブロック図を示す。1a, 1b, 1c
はそれぞれ輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−ＹのＡ／
Ｄ変換器、２は動き適応型Ｙ分離回路、３は動き適応型
Ｒ−Ｙ，Ｂ−Ｙ分離回路、4a, 4bは動き適応用４Mbitの
フレームメモリ、５は内挿補間回路、7a, 7b, 7cは倍速
変換用ラインメモリ、8a, 8b, 8cはＤ／Ａ変換器、９は
4fsc（fsc:色副搬送波周波数) および8fsc用コントロー
ル信号を出力するメモリコントロール回路である。動き
適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３の内部処理により、4f
sc（14.3ＭHz) でサンプリングした色差データ（Ｒ−
Ｙ，Ｂ−Ｙ）はｆsc（3.58ＭHz) まで間引かれるため、
Ｄ／Ａ変換器8b, 8c出力の色差信号Ｒ−Ｙ，Ｂ−Ｙの帯
域は1.79ＭHz（3.58ＭHz／２）程度まで狭帯化する。即
ち、文字放送等の帯域の広い（2.8 ＭHz）色差信号Ｒ−
Ｙ，Ｂ−Ｙを入力すると、図５に示すように輝度信号Ｙ
は4fscサンプリング分のデータを確保しているのに対し
て、色差信号Ｒ−Ｙ，Ｂ−Ｙは１／４のｆscサンプリン
グ分のデータとなるため帯域制限を受け、図６（ａ）の
輝度信号Ｙに対して（ｂ）に示す文字の色にじみ等の障
害が発生する。尚、図５は倍速変換用ラインメモリ7a,
7b, 7c出力Ｙ，Ｒ−Ｙ，Ｂ−Ｙデータのタイミングを示
す。
信号Ｒ−Ｙ，Ｂ−Ｙ分離、内挿補間、倍速変換等ディジ
タル映像信号処理回路のブロック図を示す。1a, 1b, 1c
はそれぞれ輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−ＹのＡ／
Ｄ変換器、２は動き適応型Ｙ分離回路、３は動き適応型
Ｒ−Ｙ，Ｂ−Ｙ分離回路、4a, 4bは動き適応用４Mbitの
フレームメモリ、５は内挿補間回路、7a, 7b, 7cは倍速
変換用ラインメモリ、8a, 8b, 8cはＤ／Ａ変換器、９は
4fsc（fsc:色副搬送波周波数) および8fsc用コントロー
ル信号を出力するメモリコントロール回路である。動き
適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３の内部処理により、4f
sc（14.3ＭHz) でサンプリングした色差データ（Ｒ−
Ｙ，Ｂ−Ｙ）はｆsc（3.58ＭHz) まで間引かれるため、
Ｄ／Ａ変換器8b, 8c出力の色差信号Ｒ−Ｙ，Ｂ−Ｙの帯
域は1.79ＭHz（3.58ＭHz／２）程度まで狭帯化する。即
ち、文字放送等の帯域の広い（2.8 ＭHz）色差信号Ｒ−
Ｙ，Ｂ−Ｙを入力すると、図５に示すように輝度信号Ｙ
は4fscサンプリング分のデータを確保しているのに対し
て、色差信号Ｒ−Ｙ，Ｂ−Ｙは１／４のｆscサンプリン
グ分のデータとなるため帯域制限を受け、図６（ａ）の
輝度信号Ｙに対して（ｂ）に示す文字の色にじみ等の障
害が発生する。尚、図５は倍速変換用ラインメモリ7a,
7b, 7c出力Ｙ，Ｒ−Ｙ，Ｂ−Ｙデータのタイミングを示
す。
【０００３】
【発明が解決しようとする課題】本発明は上記従来例に
鑑みてなされたもので、クリアビションEDTV等のディジ
タル映像信号処理回路の動き適応型色差信号Ｒ−Ｙ，Ｂ
−Ｙ分離回路における帯域制限により発生する文字の色
にじみ等を軽減することで総合画質の改善を図ることを
目的とする。
鑑みてなされたもので、クリアビションEDTV等のディジ
タル映像信号処理回路の動き適応型色差信号Ｒ−Ｙ，Ｂ
−Ｙ分離回路における帯域制限により発生する文字の色
にじみ等を軽減することで総合画質の改善を図ることを
目的とする。
【０００４】
【課題を解決するための手段】色にじみ等の障害は主に
静止画状態で目立ち、動画状態では殆ど認められない
事、また、文字放送は殆どが静止画の文字データである
事から本発明は、動画像時は帯域制限のある動き適応型
分離回路で対応し、静止画像時には別系統に付加した
Ｙ，Ｒ−Ｙ，Ｂ−Ｙに対応するフレームメモリに蓄えた
データを読み出し続け、次の画面が動くまで同メモリの
書き込みを禁止し、完全静止画として画面に表示し続け
ることで色にじみ、ラインフリッカ等のない文字データ
を表示することに特徴がある。
静止画状態で目立ち、動画状態では殆ど認められない
事、また、文字放送は殆どが静止画の文字データである
事から本発明は、動画像時は帯域制限のある動き適応型
分離回路で対応し、静止画像時には別系統に付加した
Ｙ，Ｒ−Ｙ，Ｂ−Ｙに対応するフレームメモリに蓄えた
データを読み出し続け、次の画面が動くまで同メモリの
書き込みを禁止し、完全静止画として画面に表示し続け
ることで色にじみ、ラインフリッカ等のない文字データ
を表示することに特徴がある。
【０００５】
【作用】図１に示すように、入力輝度信号Ｙおよび色差
信号Ｒ−Ｙ，Ｂ−Ｙに対する動画像時対応の動き適応型
Ｙ分離回路２、動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３、
輝度信号Ｙの内挿補間回路５、静止画像時対応のラッチ
回路10a,10b,10c 、フレームメモリ11a,11b,11c 、動画
像時，静止画像時切り換えのスイッチ回路6a, 6b, 6c、
１フレーム分比較による動き判別回路13、メモリコント
ロール回路12等の回路構成からなり、静止画像時には動
き判別回路13出力のＨまたはＬレベル信号15を入力とす
るメモリコントロール回路12は入力4fsc（fsc:色副搬送
波周波数) メモリコントロール信号16の2fsc用に整形し
たメモリコントロール信号17をラッチ回路10a,10b,10c
およびフレームメモリ11a,11b,11c に送り出し、同時
に、同フレームメモリ11a,11b,11c の書き込みを禁止
し、すでに蓄えたデータのみを読み出し続けると共に、
スイッチ回路6a, 6b, 6cをフレームメモリ11a,11b,11c
側に切り換えて静止画像を表示し続ける。
信号Ｒ−Ｙ，Ｂ−Ｙに対する動画像時対応の動き適応型
Ｙ分離回路２、動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３、
輝度信号Ｙの内挿補間回路５、静止画像時対応のラッチ
回路10a,10b,10c 、フレームメモリ11a,11b,11c 、動画
像時，静止画像時切り換えのスイッチ回路6a, 6b, 6c、
１フレーム分比較による動き判別回路13、メモリコント
ロール回路12等の回路構成からなり、静止画像時には動
き判別回路13出力のＨまたはＬレベル信号15を入力とす
るメモリコントロール回路12は入力4fsc（fsc:色副搬送
波周波数) メモリコントロール信号16の2fsc用に整形し
たメモリコントロール信号17をラッチ回路10a,10b,10c
およびフレームメモリ11a,11b,11c に送り出し、同時
に、同フレームメモリ11a,11b,11c の書き込みを禁止
し、すでに蓄えたデータのみを読み出し続けると共に、
スイッチ回路6a, 6b, 6cをフレームメモリ11a,11b,11c
側に切り換えて静止画像を表示し続ける。
【０００６】
【実施例】図１にクリアビションEDTV等の静止画像用フ
レームメモリを付加した動き適応型輝度信号Ｙ／色差信
号Ｒ−Ｙ，Ｂ−Ｙ分離、内挿補間、倍速変換等ディジタ
ル映像信号処理回路のブロック図を示す。1a, 1b, 1cは
4fsc（fsc:色副搬送波周波数) サンプリングによる輝度
信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙそれぞれの８bit
等のディジタル変換器、２はフレームメモリ4aによるデ
ィジタル変換器1a出力データの動き適応型Ｙ分離回路、
３はフレームメモリ4bによるディジタル変換器1b, 1c出
力データの動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路、５は内
挿補間および４bit の動き信号（グレーコード）14を出
力する内挿補間回路、6a, 6b, 6cはそれぞれＹ，Ｒ−
Ｙ，Ｂ−Ｙデータを切り換えるスイッチ回路、7a, 7b,
7cはスイッチ回路6a, 6b, 6c出力データの水平走査周波
数倍速変換用ラインメモリ、8a, 8b, 8cは輝度信号Ｙお
よび色差信号Ｒ−Ｙ，Ｂ−Ｙを出力するアナログ変換
器、９は4fsc，8fsc用サンプリング信号等を出力するメ
モリコントロール回路、10a,10b,10c はディジタル変換
器1a, 1b,1c出力の4fscでサンプリングしたデータを2fs
c分水平方向に間引くＤフリップフロップ等のＤラッチ
回路、11a,11b,11c はそれぞれ静止画像時の２Mbit等の
フレームメモリ、13は前記内挿補間回路５出力の４bit
グレーコード（１ドット分）14を１フレーム分比較し続
けＨまたはＬレベルの判別信号15を出力する動き判別回
路、12は前記メモリコントロール回路９出力の4fscサン
プリング信号を2fsc用サンプリング信号に整形し、前記
フレームメモリ11a,11b,11c をコントロールするメモリ
コントロール回路である。
レームメモリを付加した動き適応型輝度信号Ｙ／色差信
号Ｒ−Ｙ，Ｂ−Ｙ分離、内挿補間、倍速変換等ディジタ
ル映像信号処理回路のブロック図を示す。1a, 1b, 1cは
4fsc（fsc:色副搬送波周波数) サンプリングによる輝度
信号Ｙおよび色差信号Ｒ−Ｙ，Ｂ−Ｙそれぞれの８bit
等のディジタル変換器、２はフレームメモリ4aによるデ
ィジタル変換器1a出力データの動き適応型Ｙ分離回路、
３はフレームメモリ4bによるディジタル変換器1b, 1c出
力データの動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路、５は内
挿補間および４bit の動き信号（グレーコード）14を出
力する内挿補間回路、6a, 6b, 6cはそれぞれＹ，Ｒ−
Ｙ，Ｂ−Ｙデータを切り換えるスイッチ回路、7a, 7b,
7cはスイッチ回路6a, 6b, 6c出力データの水平走査周波
数倍速変換用ラインメモリ、8a, 8b, 8cは輝度信号Ｙお
よび色差信号Ｒ−Ｙ，Ｂ−Ｙを出力するアナログ変換
器、９は4fsc，8fsc用サンプリング信号等を出力するメ
モリコントロール回路、10a,10b,10c はディジタル変換
器1a, 1b,1c出力の4fscでサンプリングしたデータを2fs
c分水平方向に間引くＤフリップフロップ等のＤラッチ
回路、11a,11b,11c はそれぞれ静止画像時の２Mbit等の
フレームメモリ、13は前記内挿補間回路５出力の４bit
グレーコード（１ドット分）14を１フレーム分比較し続
けＨまたはＬレベルの判別信号15を出力する動き判別回
路、12は前記メモリコントロール回路９出力の4fscサン
プリング信号を2fsc用サンプリング信号に整形し、前記
フレームメモリ11a,11b,11c をコントロールするメモリ
コントロール回路である。
【０００７】ディジタル変換器1a, 1b, 1c出力データを
動画像系の動き適応型Ｙ分離回路２と動き適応型Ｒ−
Ｙ，Ｂ−Ｙ分離回路３とに接続すると共に、静止画像系
のＤラッチ回路10a,10b,10c にて2fsc（7.16ＭHz）でラ
ッチしてデータ量を１／２にした後フレームメモリ11a,
11b,11c に１フレーム分蓄える（文字放送データは２.8
ＭHzの映像帯域であるため２.8ＭHz×２＝５.6ＭHz以上
あれば十分）。動き適応型Ｙ分離回路２および動き適応
型Ｒ−Ｙ，Ｂ−Ｙ分離回路３に入力したデータはそれぞ
れフレームメモリ4a，4bによりフレーム間動き判別し、
各ドット毎に動き情報を内挿補間回路５より４bit グレ
ーコード14として動き判別回路13に出力する。動き判別
回路13はグレーコード（動き信号）14を１フレーム比較
し続け、前フレームデータと現フレームデータとの変化
が認められない場合は、静止画像と判断してメモリコン
トロール回路12にＨまたはＬの動き判別信号15を出力
し、同メモリコントロール回路12はメモリコントロール
回路９出力のメモリコントロール信号16（4fscでフレー
ムメモリ4a，4bをコントロールするための信号）をタイ
ミング整形してメモリコントロール信号17をフレームメ
モリ11a,11b,11c に出力する。また、メモリコントロー
ル回路12は動き判別回路13出力のＨまたはＬの動き判別
信号15により、静止画像時のフレームメモリ11a,11b,11
c への書き込みを禁止し、すでに蓄えたデータのみを読
み出し続けると共に、スイッチ回路6a, 6b, 6cを同フレ
ームメモリ11a,11b,11c 出力データに切り換え、倍速変
換用ラインメモリ7a, 7b, 7c（8fscの書き込み）および
アナログ変換器8a, 8b, 8cを介して輝度信号Ｙおよび色
差信号Ｒ−Ｙ，Ｂ−Ｙを出力し１フレームの静止画像を
表示し続ける。
動画像系の動き適応型Ｙ分離回路２と動き適応型Ｒ−
Ｙ，Ｂ−Ｙ分離回路３とに接続すると共に、静止画像系
のＤラッチ回路10a,10b,10c にて2fsc（7.16ＭHz）でラ
ッチしてデータ量を１／２にした後フレームメモリ11a,
11b,11c に１フレーム分蓄える（文字放送データは２.8
ＭHzの映像帯域であるため２.8ＭHz×２＝５.6ＭHz以上
あれば十分）。動き適応型Ｙ分離回路２および動き適応
型Ｒ−Ｙ，Ｂ−Ｙ分離回路３に入力したデータはそれぞ
れフレームメモリ4a，4bによりフレーム間動き判別し、
各ドット毎に動き情報を内挿補間回路５より４bit グレ
ーコード14として動き判別回路13に出力する。動き判別
回路13はグレーコード（動き信号）14を１フレーム比較
し続け、前フレームデータと現フレームデータとの変化
が認められない場合は、静止画像と判断してメモリコン
トロール回路12にＨまたはＬの動き判別信号15を出力
し、同メモリコントロール回路12はメモリコントロール
回路９出力のメモリコントロール信号16（4fscでフレー
ムメモリ4a，4bをコントロールするための信号）をタイ
ミング整形してメモリコントロール信号17をフレームメ
モリ11a,11b,11c に出力する。また、メモリコントロー
ル回路12は動き判別回路13出力のＨまたはＬの動き判別
信号15により、静止画像時のフレームメモリ11a,11b,11
c への書き込みを禁止し、すでに蓄えたデータのみを読
み出し続けると共に、スイッチ回路6a, 6b, 6cを同フレ
ームメモリ11a,11b,11c 出力データに切り換え、倍速変
換用ラインメモリ7a, 7b, 7c（8fscの書き込み）および
アナログ変換器8a, 8b, 8cを介して輝度信号Ｙおよび色
差信号Ｒ−Ｙ，Ｂ−Ｙを出力し１フレームの静止画像を
表示し続ける。
【０００８】図２に静止画像時の倍速変換用ラインメモ
リ7a, 7b, 7c出力輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−Ｙ
データのタイミングを示す。動き適応型Ｒ−Ｙ，Ｂ−Ｙ
分離回路３を通さないことでＹおよびＲ−Ｙ，Ｂ−Ｙ共
に2fsc（7.16ＭHz）サンプリング分のデータを確保して
いるため、輝度信号Ｙの帯域は１／２に制限されるが、
色差信号Ｒ−Ｙ，Ｂ−Ｙの帯域は２倍となるため、図３
に示すように（ａ）の輝度信号Ｙに対して（ｂ）の色信
号Ｃの色にじみ等認められない。動画像時においてはフ
レームメモリ11a,11b,11c への書き込みを行い、スイッ
チ回路6a, 6b, 6cを動き適応型Ｙ分離回路２および動き
適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３出力データに切り換え
て動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３の帯域制限を受
けるものの動画像の表示を可能とする。
リ7a, 7b, 7c出力輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−Ｙ
データのタイミングを示す。動き適応型Ｒ−Ｙ，Ｂ−Ｙ
分離回路３を通さないことでＹおよびＲ−Ｙ，Ｂ−Ｙ共
に2fsc（7.16ＭHz）サンプリング分のデータを確保して
いるため、輝度信号Ｙの帯域は１／２に制限されるが、
色差信号Ｒ−Ｙ，Ｂ−Ｙの帯域は２倍となるため、図３
に示すように（ａ）の輝度信号Ｙに対して（ｂ）の色信
号Ｃの色にじみ等認められない。動画像時においてはフ
レームメモリ11a,11b,11c への書き込みを行い、スイッ
チ回路6a, 6b, 6cを動き適応型Ｙ分離回路２および動き
適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３出力データに切り換え
て動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回路３の帯域制限を受
けるものの動画像の表示を可能とする。
【０００９】
【発明の効果】以上のように本発明は、動画像時は帯域
制限のある動き適応型分離回路で対応し、静止画像時に
は別系統に付加したＹ，Ｒ−Ｙ，Ｂ−Ｙに対応するフレ
ームメモリに蓄えたデータを読み出し続け、次の画面が
動くまで同メモリの書き込みを禁止し、完全静止画とし
て画面に表示し続けることで色にじみ、ラインフリッカ
等を軽減し総合画質の改善を図ることができる。
制限のある動き適応型分離回路で対応し、静止画像時に
は別系統に付加したＹ，Ｒ−Ｙ，Ｂ−Ｙに対応するフレ
ームメモリに蓄えたデータを読み出し続け、次の画面が
動くまで同メモリの書き込みを禁止し、完全静止画とし
て画面に表示し続けることで色にじみ、ラインフリッカ
等を軽減し総合画質の改善を図ることができる。
【図１】静止画像用フレームメモリを付加した動き適応
型輝度信号Ｙ／色差信号Ｒ−Ｙ，Ｂ−Ｙ分離、内挿補
間、倍速変換等ディジタル映像信号処理回路のブロック
図である。
型輝度信号Ｙ／色差信号Ｒ−Ｙ，Ｂ−Ｙ分離、内挿補
間、倍速変換等ディジタル映像信号処理回路のブロック
図である。
【図２】図１の倍速変換用ラインメモリ7a, 7b, 7c出力
輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−Ｙデータのタイミン
グ図である。
輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−Ｙデータのタイミン
グ図である。
【図３】図２のタイミングによる文字の画面イメージ図
である。
である。
【図４】従来の動き適応型輝度信号Ｙ／色差信号Ｒ−
Ｙ，Ｂ−Ｙ分離、内挿補間、倍速変換等ディジタル映像
信号処理回路のブロック図である。
Ｙ，Ｂ−Ｙ分離、内挿補間、倍速変換等ディジタル映像
信号処理回路のブロック図である。
【図５】図４の倍速変換用ラインメモリ7a, 7b, 7c出力
輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−Ｙデータのタイミン
グ図である。
輝度信号Ｙ，色差信号Ｒ−Ｙ，Ｂ−Ｙデータのタイミン
グ図である。
【図６】図５のタイミングによる色にじみのある文字の
画面イメージ図である。
画面イメージ図である。
1a ディジタル変換器 ２ 動き適応型輝度信号Ｙ分離回路 ３ 動き適応型色差信号Ｒ−Ｙ，Ｂ−Ｙ分離回路 4a フレームメモリ ５ 内挿補間回路 6a スイッチ回路 7a 倍速変換用ラインメモリ 8a アナログ変換器 ９ メモリコントロール回路 10a ラッチ回路 11a フレームメモリ 12 メモリコントロール回路 13 動き判別回路
Claims (1)
- 【請求項１】 クリアビション等における輝度信号Ｙ系
の動き適応型Ｙ分離回路、内挿補間回路、倍速変換回路
および色信号Ｃ系の動き適応型Ｒ−Ｙ，Ｂ−Ｙ分離回
路、倍速変換回路等からなるディジタルＥＤ信号処理回
路において、ディジタル変換輝度信号Ｙおよび色差信号
Ｒ−Ｙ，Ｂ−Ｙそれぞれを前記動き適応型Ｙ分離回路お
よびＲ−Ｙ，Ｂ−Ｙ分離回路に接続すると共に、4fscで
サンプリングしたディジタルデータを2fsc分に間引く
Ｙ，Ｒ−Ｙ，Ｂ−Ｙそれぞれのラッチ回路を介してＹ，
Ｒ−Ｙ，Ｂ−Ｙそれぞれのフレームメモリに接続し、同
フレームメモリ出力それぞれと前記動き適応型Ｙ分離回
路およびＲ−Ｙ，Ｂ−Ｙ分離回路出力とをＹ，Ｒ−Ｙ，
Ｂ−Ｙそれぞれのスイッチ回路に接続し、前記内挿補間
回路出力の4bitの動き信号を１フレーム分比較してＨま
たはＬの信号を出力する動き判別回路に接続し、同動き
判別回路出力のＨまたはＬ信号により4fsc用メモリコン
トロール信号を2fsc用に整形すると共に前記フレームメ
モリをコントロールするメモリコントロール回路に接続
し、同メモリコントロール回路出力の2fscメモリコント
ロール信号を前記Ｙ，Ｒ−Ｙ，Ｂ−Ｙそれぞれのラッチ
回路およびフレームメモリに接続し、前記スイッチ回路
出力をそれぞれ倍速変換用ラインメモリ，Ｄ／Ａ変換器
を介してアナログ輝度信号Ｙおよびアナログ色差信号Ｒ
−Ｙ，Ｂ−Ｙを出力してなるテレビ受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031866A JP2550934B2 (ja) | 1991-01-31 | 1991-01-31 | テレビ受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3031866A JP2550934B2 (ja) | 1991-01-31 | 1991-01-31 | テレビ受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245891A JPH04245891A (ja) | 1992-09-02 |
| JP2550934B2 true JP2550934B2 (ja) | 1996-11-06 |
Family
ID=12342972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3031866A Expired - Fee Related JP2550934B2 (ja) | 1991-01-31 | 1991-01-31 | テレビ受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2550934B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0318195A (ja) * | 1989-06-15 | 1991-01-25 | Sharp Corp | 映像信号処理装置 |
-
1991
- 1991-01-31 JP JP3031866A patent/JP2550934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04245891A (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2572043B2 (ja) | 逐次走査システム | |
| JP2952631B2 (ja) | ビデオメモリ装置 | |
| JPS6130887A (ja) | デジタルテレビジヨン受像機の信号変換回路 | |
| JPH0813120B2 (ja) | 静止画再生可能な映像信号処理回路 | |
| JPH0311157B2 (ja) | ||
| JP3992323B2 (ja) | Ｃｖｂｓ信号のメモリ最適化処理方法及び回路装置 | |
| JP2550934B2 (ja) | テレビ受像機 | |
| JP2508685B2 (ja) | 動き検出回路 | |
| JP2514221B2 (ja) | テレビジョン受像機 | |
| JPH0888838A (ja) | テレビジョン受像機 | |
| JP3417497B2 (ja) | 走査方式及び走査方式切換装置 | |
| JPH04227195A (ja) | テレビ受像機 | |
| JP3361143B2 (ja) | テレビジョン信号処理回路及びテレビジョン信号処理装置 | |
| JPH05284439A (ja) | テレビジョン受像機 | |
| JPH0740733B2 (ja) | 信号変換装置 | |
| JP2625693B2 (ja) | テレビジョン信号の伝送方法 | |
| JPH05336499A (ja) | 標準テレビジョン放送方式変換装置 | |
| JPH07226925A (ja) | テレビジョン受信機 | |
| GB2146868A (en) | Television receiver | |
| JPH04280589A (ja) | 走査線数変換装置 | |
| JPH02109487A (ja) | 走査線補間方法 | |
| JPH05292424A (ja) | テレビジョン受像機 | |
| JPH01195791A (ja) | テレビジョン受像機 | |
| JPS6350191A (ja) | テレビジヨン信号の伝送方式 | |
| JPS6156591A (ja) | 走査変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |