JP2550934B2 - テレビ受像機 - Google Patents
テレビ受像機Info
- Publication number
- JP2550934B2 JP2550934B2 JP3031866A JP3186691A JP2550934B2 JP 2550934 B2 JP2550934 B2 JP 2550934B2 JP 3031866 A JP3031866 A JP 3031866A JP 3186691 A JP3186691 A JP 3186691A JP 2550934 B2 JP2550934 B2 JP 2550934B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- motion
- separation
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【0001】
【産業上の利用分野】クリアビションEDTV等における信
号系の動き適応型3次元Y/C分離、内挿補間、倍速変
換等ディジタル映像信号処理回路に関する。
号系の動き適応型3次元Y/C分離、内挿補間、倍速変
換等ディジタル映像信号処理回路に関する。
【0002】
【従来技術】図4に従来の動き適応型輝度信号Y/色差
信号R−Y,B−Y分離、内挿補間、倍速変換等ディジ
タル映像信号処理回路のブロック図を示す。1a, 1b, 1c
はそれぞれ輝度信号Y,色差信号R−Y,B−YのA/
D変換器、2は動き適応型Y分離回路、3は動き適応型
R−Y,B−Y分離回路、4a, 4bは動き適応用4Mbitの
フレームメモリ、5は内挿補間回路、7a, 7b, 7cは倍速
変換用ラインメモリ、8a, 8b, 8cはD/A変換器、9は
4fsc(fsc:色副搬送波周波数) および8fsc用コントロー
ル信号を出力するメモリコントロール回路である。動き
適応型R−Y,B−Y分離回路3の内部処理により、4f
sc(14.3MHz) でサンプリングした色差データ(R−
Y,B−Y)はfsc(3.58MHz) まで間引かれるため、
D/A変換器8b, 8c出力の色差信号R−Y,B−Yの帯
域は1.79MHz(3.58MHz/2)程度まで狭帯化する。即
ち、文字放送等の帯域の広い(2.8 MHz)色差信号R−
Y,B−Yを入力すると、図5に示すように輝度信号Y
は4fscサンプリング分のデータを確保しているのに対し
て、色差信号R−Y,B−Yは1/4のfscサンプリン
グ分のデータとなるため帯域制限を受け、図6(a)の
輝度信号Yに対して(b)に示す文字の色にじみ等の障
害が発生する。尚、図5は倍速変換用ラインメモリ7a,
7b, 7c出力Y,R−Y,B−Yデータのタイミングを示
す。
信号R−Y,B−Y分離、内挿補間、倍速変換等ディジ
タル映像信号処理回路のブロック図を示す。1a, 1b, 1c
はそれぞれ輝度信号Y,色差信号R−Y,B−YのA/
D変換器、2は動き適応型Y分離回路、3は動き適応型
R−Y,B−Y分離回路、4a, 4bは動き適応用4Mbitの
フレームメモリ、5は内挿補間回路、7a, 7b, 7cは倍速
変換用ラインメモリ、8a, 8b, 8cはD/A変換器、9は
4fsc(fsc:色副搬送波周波数) および8fsc用コントロー
ル信号を出力するメモリコントロール回路である。動き
適応型R−Y,B−Y分離回路3の内部処理により、4f
sc(14.3MHz) でサンプリングした色差データ(R−
Y,B−Y)はfsc(3.58MHz) まで間引かれるため、
D/A変換器8b, 8c出力の色差信号R−Y,B−Yの帯
域は1.79MHz(3.58MHz/2)程度まで狭帯化する。即
ち、文字放送等の帯域の広い(2.8 MHz)色差信号R−
Y,B−Yを入力すると、図5に示すように輝度信号Y
は4fscサンプリング分のデータを確保しているのに対し
て、色差信号R−Y,B−Yは1/4のfscサンプリン
グ分のデータとなるため帯域制限を受け、図6(a)の
輝度信号Yに対して(b)に示す文字の色にじみ等の障
害が発生する。尚、図5は倍速変換用ラインメモリ7a,
7b, 7c出力Y,R−Y,B−Yデータのタイミングを示
す。
【0003】
【発明が解決しようとする課題】本発明は上記従来例に
鑑みてなされたもので、クリアビションEDTV等のディジ
タル映像信号処理回路の動き適応型色差信号R−Y,B
−Y分離回路における帯域制限により発生する文字の色
にじみ等を軽減することで総合画質の改善を図ることを
目的とする。
鑑みてなされたもので、クリアビションEDTV等のディジ
タル映像信号処理回路の動き適応型色差信号R−Y,B
−Y分離回路における帯域制限により発生する文字の色
にじみ等を軽減することで総合画質の改善を図ることを
目的とする。
【0004】
【課題を解決するための手段】色にじみ等の障害は主に
静止画状態で目立ち、動画状態では殆ど認められない
事、また、文字放送は殆どが静止画の文字データである
事から本発明は、動画像時は帯域制限のある動き適応型
分離回路で対応し、静止画像時には別系統に付加した
Y,R−Y,B−Yに対応するフレームメモリに蓄えた
データを読み出し続け、次の画面が動くまで同メモリの
書き込みを禁止し、完全静止画として画面に表示し続け
ることで色にじみ、ラインフリッカ等のない文字データ
を表示することに特徴がある。
静止画状態で目立ち、動画状態では殆ど認められない
事、また、文字放送は殆どが静止画の文字データである
事から本発明は、動画像時は帯域制限のある動き適応型
分離回路で対応し、静止画像時には別系統に付加した
Y,R−Y,B−Yに対応するフレームメモリに蓄えた
データを読み出し続け、次の画面が動くまで同メモリの
書き込みを禁止し、完全静止画として画面に表示し続け
ることで色にじみ、ラインフリッカ等のない文字データ
を表示することに特徴がある。
【0005】
【作用】図1に示すように、入力輝度信号Yおよび色差
信号R−Y,B−Yに対する動画像時対応の動き適応型
Y分離回路2、動き適応型R−Y,B−Y分離回路3、
輝度信号Yの内挿補間回路5、静止画像時対応のラッチ
回路10a,10b,10c 、フレームメモリ11a,11b,11c 、動画
像時,静止画像時切り換えのスイッチ回路6a, 6b, 6c、
1フレーム分比較による動き判別回路13、メモリコント
ロール回路12等の回路構成からなり、静止画像時には動
き判別回路13出力のHまたはLレベル信号15を入力とす
るメモリコントロール回路12は入力4fsc(fsc:色副搬送
波周波数) メモリコントロール信号16の2fsc用に整形し
たメモリコントロール信号17をラッチ回路10a,10b,10c
およびフレームメモリ11a,11b,11c に送り出し、同時
に、同フレームメモリ11a,11b,11c の書き込みを禁止
し、すでに蓄えたデータのみを読み出し続けると共に、
スイッチ回路6a, 6b, 6cをフレームメモリ11a,11b,11c
側に切り換えて静止画像を表示し続ける。
信号R−Y,B−Yに対する動画像時対応の動き適応型
Y分離回路2、動き適応型R−Y,B−Y分離回路3、
輝度信号Yの内挿補間回路5、静止画像時対応のラッチ
回路10a,10b,10c 、フレームメモリ11a,11b,11c 、動画
像時,静止画像時切り換えのスイッチ回路6a, 6b, 6c、
1フレーム分比較による動き判別回路13、メモリコント
ロール回路12等の回路構成からなり、静止画像時には動
き判別回路13出力のHまたはLレベル信号15を入力とす
るメモリコントロール回路12は入力4fsc(fsc:色副搬送
波周波数) メモリコントロール信号16の2fsc用に整形し
たメモリコントロール信号17をラッチ回路10a,10b,10c
およびフレームメモリ11a,11b,11c に送り出し、同時
に、同フレームメモリ11a,11b,11c の書き込みを禁止
し、すでに蓄えたデータのみを読み出し続けると共に、
スイッチ回路6a, 6b, 6cをフレームメモリ11a,11b,11c
側に切り換えて静止画像を表示し続ける。
【0006】
【実施例】図1にクリアビションEDTV等の静止画像用フ
レームメモリを付加した動き適応型輝度信号Y/色差信
号R−Y,B−Y分離、内挿補間、倍速変換等ディジタ
ル映像信号処理回路のブロック図を示す。1a, 1b, 1cは
4fsc(fsc:色副搬送波周波数) サンプリングによる輝度
信号Yおよび色差信号R−Y,B−Yそれぞれの8bit
等のディジタル変換器、2はフレームメモリ4aによるデ
ィジタル変換器1a出力データの動き適応型Y分離回路、
3はフレームメモリ4bによるディジタル変換器1b, 1c出
力データの動き適応型R−Y,B−Y分離回路、5は内
挿補間および4bit の動き信号(グレーコード)14を出
力する内挿補間回路、6a, 6b, 6cはそれぞれY,R−
Y,B−Yデータを切り換えるスイッチ回路、7a, 7b,
7cはスイッチ回路6a, 6b, 6c出力データの水平走査周波
数倍速変換用ラインメモリ、8a, 8b, 8cは輝度信号Yお
よび色差信号R−Y,B−Yを出力するアナログ変換
器、9は4fsc,8fsc用サンプリング信号等を出力するメ
モリコントロール回路、10a,10b,10c はディジタル変換
器1a, 1b,1c出力の4fscでサンプリングしたデータを2fs
c分水平方向に間引くDフリップフロップ等のDラッチ
回路、11a,11b,11c はそれぞれ静止画像時の2Mbit等の
フレームメモリ、13は前記内挿補間回路5出力の4bit
グレーコード(1ドット分)14を1フレーム分比較し続
けHまたはLレベルの判別信号15を出力する動き判別回
路、12は前記メモリコントロール回路9出力の4fscサン
プリング信号を2fsc用サンプリング信号に整形し、前記
フレームメモリ11a,11b,11c をコントロールするメモリ
コントロール回路である。
レームメモリを付加した動き適応型輝度信号Y/色差信
号R−Y,B−Y分離、内挿補間、倍速変換等ディジタ
ル映像信号処理回路のブロック図を示す。1a, 1b, 1cは
4fsc(fsc:色副搬送波周波数) サンプリングによる輝度
信号Yおよび色差信号R−Y,B−Yそれぞれの8bit
等のディジタル変換器、2はフレームメモリ4aによるデ
ィジタル変換器1a出力データの動き適応型Y分離回路、
3はフレームメモリ4bによるディジタル変換器1b, 1c出
力データの動き適応型R−Y,B−Y分離回路、5は内
挿補間および4bit の動き信号(グレーコード)14を出
力する内挿補間回路、6a, 6b, 6cはそれぞれY,R−
Y,B−Yデータを切り換えるスイッチ回路、7a, 7b,
7cはスイッチ回路6a, 6b, 6c出力データの水平走査周波
数倍速変換用ラインメモリ、8a, 8b, 8cは輝度信号Yお
よび色差信号R−Y,B−Yを出力するアナログ変換
器、9は4fsc,8fsc用サンプリング信号等を出力するメ
モリコントロール回路、10a,10b,10c はディジタル変換
器1a, 1b,1c出力の4fscでサンプリングしたデータを2fs
c分水平方向に間引くDフリップフロップ等のDラッチ
回路、11a,11b,11c はそれぞれ静止画像時の2Mbit等の
フレームメモリ、13は前記内挿補間回路5出力の4bit
グレーコード(1ドット分)14を1フレーム分比較し続
けHまたはLレベルの判別信号15を出力する動き判別回
路、12は前記メモリコントロール回路9出力の4fscサン
プリング信号を2fsc用サンプリング信号に整形し、前記
フレームメモリ11a,11b,11c をコントロールするメモリ
コントロール回路である。
【0007】ディジタル変換器1a, 1b, 1c出力データを
動画像系の動き適応型Y分離回路2と動き適応型R−
Y,B−Y分離回路3とに接続すると共に、静止画像系
のDラッチ回路10a,10b,10c にて2fsc(7.16MHz)でラ
ッチしてデータ量を1/2にした後フレームメモリ11a,
11b,11c に1フレーム分蓄える(文字放送データは2.8
MHzの映像帯域であるため2.8MHz×2=5.6MHz以上
あれば十分)。動き適応型Y分離回路2および動き適応
型R−Y,B−Y分離回路3に入力したデータはそれぞ
れフレームメモリ4a,4bによりフレーム間動き判別し、
各ドット毎に動き情報を内挿補間回路5より4bit グレ
ーコード14として動き判別回路13に出力する。動き判別
回路13はグレーコード(動き信号)14を1フレーム比較
し続け、前フレームデータと現フレームデータとの変化
が認められない場合は、静止画像と判断してメモリコン
トロール回路12にHまたはLの動き判別信号15を出力
し、同メモリコントロール回路12はメモリコントロール
回路9出力のメモリコントロール信号16(4fscでフレー
ムメモリ4a,4bをコントロールするための信号)をタイ
ミング整形してメモリコントロール信号17をフレームメ
モリ11a,11b,11c に出力する。また、メモリコントロー
ル回路12は動き判別回路13出力のHまたはLの動き判別
信号15により、静止画像時のフレームメモリ11a,11b,11
c への書き込みを禁止し、すでに蓄えたデータのみを読
み出し続けると共に、スイッチ回路6a, 6b, 6cを同フレ
ームメモリ11a,11b,11c 出力データに切り換え、倍速変
換用ラインメモリ7a, 7b, 7c(8fscの書き込み)および
アナログ変換器8a, 8b, 8cを介して輝度信号Yおよび色
差信号R−Y,B−Yを出力し1フレームの静止画像を
表示し続ける。
動画像系の動き適応型Y分離回路2と動き適応型R−
Y,B−Y分離回路3とに接続すると共に、静止画像系
のDラッチ回路10a,10b,10c にて2fsc(7.16MHz)でラ
ッチしてデータ量を1/2にした後フレームメモリ11a,
11b,11c に1フレーム分蓄える(文字放送データは2.8
MHzの映像帯域であるため2.8MHz×2=5.6MHz以上
あれば十分)。動き適応型Y分離回路2および動き適応
型R−Y,B−Y分離回路3に入力したデータはそれぞ
れフレームメモリ4a,4bによりフレーム間動き判別し、
各ドット毎に動き情報を内挿補間回路5より4bit グレ
ーコード14として動き判別回路13に出力する。動き判別
回路13はグレーコード(動き信号)14を1フレーム比較
し続け、前フレームデータと現フレームデータとの変化
が認められない場合は、静止画像と判断してメモリコン
トロール回路12にHまたはLの動き判別信号15を出力
し、同メモリコントロール回路12はメモリコントロール
回路9出力のメモリコントロール信号16(4fscでフレー
ムメモリ4a,4bをコントロールするための信号)をタイ
ミング整形してメモリコントロール信号17をフレームメ
モリ11a,11b,11c に出力する。また、メモリコントロー
ル回路12は動き判別回路13出力のHまたはLの動き判別
信号15により、静止画像時のフレームメモリ11a,11b,11
c への書き込みを禁止し、すでに蓄えたデータのみを読
み出し続けると共に、スイッチ回路6a, 6b, 6cを同フレ
ームメモリ11a,11b,11c 出力データに切り換え、倍速変
換用ラインメモリ7a, 7b, 7c(8fscの書き込み)および
アナログ変換器8a, 8b, 8cを介して輝度信号Yおよび色
差信号R−Y,B−Yを出力し1フレームの静止画像を
表示し続ける。
【0008】図2に静止画像時の倍速変換用ラインメモ
リ7a, 7b, 7c出力輝度信号Y,色差信号R−Y,B−Y
データのタイミングを示す。動き適応型R−Y,B−Y
分離回路3を通さないことでYおよびR−Y,B−Y共
に2fsc(7.16MHz)サンプリング分のデータを確保して
いるため、輝度信号Yの帯域は1/2に制限されるが、
色差信号R−Y,B−Yの帯域は2倍となるため、図3
に示すように(a)の輝度信号Yに対して(b)の色信
号Cの色にじみ等認められない。動画像時においてはフ
レームメモリ11a,11b,11c への書き込みを行い、スイッ
チ回路6a, 6b, 6cを動き適応型Y分離回路2および動き
適応型R−Y,B−Y分離回路3出力データに切り換え
て動き適応型R−Y,B−Y分離回路3の帯域制限を受
けるものの動画像の表示を可能とする。
リ7a, 7b, 7c出力輝度信号Y,色差信号R−Y,B−Y
データのタイミングを示す。動き適応型R−Y,B−Y
分離回路3を通さないことでYおよびR−Y,B−Y共
に2fsc(7.16MHz)サンプリング分のデータを確保して
いるため、輝度信号Yの帯域は1/2に制限されるが、
色差信号R−Y,B−Yの帯域は2倍となるため、図3
に示すように(a)の輝度信号Yに対して(b)の色信
号Cの色にじみ等認められない。動画像時においてはフ
レームメモリ11a,11b,11c への書き込みを行い、スイッ
チ回路6a, 6b, 6cを動き適応型Y分離回路2および動き
適応型R−Y,B−Y分離回路3出力データに切り換え
て動き適応型R−Y,B−Y分離回路3の帯域制限を受
けるものの動画像の表示を可能とする。
【0009】
【発明の効果】以上のように本発明は、動画像時は帯域
制限のある動き適応型分離回路で対応し、静止画像時に
は別系統に付加したY,R−Y,B−Yに対応するフレ
ームメモリに蓄えたデータを読み出し続け、次の画面が
動くまで同メモリの書き込みを禁止し、完全静止画とし
て画面に表示し続けることで色にじみ、ラインフリッカ
等を軽減し総合画質の改善を図ることができる。
制限のある動き適応型分離回路で対応し、静止画像時に
は別系統に付加したY,R−Y,B−Yに対応するフレ
ームメモリに蓄えたデータを読み出し続け、次の画面が
動くまで同メモリの書き込みを禁止し、完全静止画とし
て画面に表示し続けることで色にじみ、ラインフリッカ
等を軽減し総合画質の改善を図ることができる。
【図1】静止画像用フレームメモリを付加した動き適応
型輝度信号Y/色差信号R−Y,B−Y分離、内挿補
間、倍速変換等ディジタル映像信号処理回路のブロック
図である。
型輝度信号Y/色差信号R−Y,B−Y分離、内挿補
間、倍速変換等ディジタル映像信号処理回路のブロック
図である。
【図2】図1の倍速変換用ラインメモリ7a, 7b, 7c出力
輝度信号Y,色差信号R−Y,B−Yデータのタイミン
グ図である。
輝度信号Y,色差信号R−Y,B−Yデータのタイミン
グ図である。
【図3】図2のタイミングによる文字の画面イメージ図
である。
である。
【図4】従来の動き適応型輝度信号Y/色差信号R−
Y,B−Y分離、内挿補間、倍速変換等ディジタル映像
信号処理回路のブロック図である。
Y,B−Y分離、内挿補間、倍速変換等ディジタル映像
信号処理回路のブロック図である。
【図5】図4の倍速変換用ラインメモリ7a, 7b, 7c出力
輝度信号Y,色差信号R−Y,B−Yデータのタイミン
グ図である。
輝度信号Y,色差信号R−Y,B−Yデータのタイミン
グ図である。
【図6】図5のタイミングによる色にじみのある文字の
画面イメージ図である。
画面イメージ図である。
1a ディジタル変換器 2 動き適応型輝度信号Y分離回路 3 動き適応型色差信号R−Y,B−Y分離回路 4a フレームメモリ 5 内挿補間回路 6a スイッチ回路 7a 倍速変換用ラインメモリ 8a アナログ変換器 9 メモリコントロール回路 10a ラッチ回路 11a フレームメモリ 12 メモリコントロール回路 13 動き判別回路
Claims (1)
- 【請求項1】 クリアビション等における輝度信号Y系
の動き適応型Y分離回路、内挿補間回路、倍速変換回路
および色信号C系の動き適応型R−Y,B−Y分離回
路、倍速変換回路等からなるディジタルED信号処理回
路において、ディジタル変換輝度信号Yおよび色差信号
R−Y,B−Yそれぞれを前記動き適応型Y分離回路お
よびR−Y,B−Y分離回路に接続すると共に、4fscで
サンプリングしたディジタルデータを2fsc分に間引く
Y,R−Y,B−Yそれぞれのラッチ回路を介してY,
R−Y,B−Yそれぞれのフレームメモリに接続し、同
フレームメモリ出力それぞれと前記動き適応型Y分離回
路およびR−Y,B−Y分離回路出力とをY,R−Y,
B−Yそれぞれのスイッチ回路に接続し、前記内挿補間
回路出力の4bitの動き信号を1フレーム分比較してHま
たはLの信号を出力する動き判別回路に接続し、同動き
判別回路出力のHまたはL信号により4fsc用メモリコン
トロール信号を2fsc用に整形すると共に前記フレームメ
モリをコントロールするメモリコントロール回路に接続
し、同メモリコントロール回路出力の2fscメモリコント
ロール信号を前記Y,R−Y,B−Yそれぞれのラッチ
回路およびフレームメモリに接続し、前記スイッチ回路
出力をそれぞれ倍速変換用ラインメモリ,D/A変換器
を介してアナログ輝度信号Yおよびアナログ色差信号R
−Y,B−Yを出力してなるテレビ受像機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3031866A JP2550934B2 (ja) | 1991-01-31 | 1991-01-31 | テレビ受像機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3031866A JP2550934B2 (ja) | 1991-01-31 | 1991-01-31 | テレビ受像機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04245891A JPH04245891A (ja) | 1992-09-02 |
JP2550934B2 true JP2550934B2 (ja) | 1996-11-06 |
Family
ID=12342972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3031866A Expired - Fee Related JP2550934B2 (ja) | 1991-01-31 | 1991-01-31 | テレビ受像機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2550934B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318195A (ja) * | 1989-06-15 | 1991-01-25 | Sharp Corp | 映像信号処理装置 |
-
1991
- 1991-01-31 JP JP3031866A patent/JP2550934B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04245891A (ja) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2572043B2 (ja) | 逐次走査システム | |
JP2952631B2 (ja) | ビデオメモリ装置 | |
JPS6130887A (ja) | デジタルテレビジヨン受像機の信号変換回路 | |
JPH0813120B2 (ja) | 静止画再生可能な映像信号処理回路 | |
JPH0311157B2 (ja) | ||
JP3992323B2 (ja) | Cvbs信号のメモリ最適化処理方法及び回路装置 | |
JP2550934B2 (ja) | テレビ受像機 | |
JP2508685B2 (ja) | 動き検出回路 | |
JP2514221B2 (ja) | テレビジョン受像機 | |
JPH0888838A (ja) | テレビジョン受像機 | |
JP3417497B2 (ja) | 走査方式及び走査方式切換装置 | |
JPH04227195A (ja) | テレビ受像機 | |
JP3361143B2 (ja) | テレビジョン信号処理回路及びテレビジョン信号処理装置 | |
JPH05284439A (ja) | テレビジョン受像機 | |
JPH0740733B2 (ja) | 信号変換装置 | |
JP2625693B2 (ja) | テレビジョン信号の伝送方法 | |
JPH05336499A (ja) | 標準テレビジョン放送方式変換装置 | |
JPH07226925A (ja) | テレビジョン受信機 | |
GB2146868A (en) | Television receiver | |
JPH04280589A (ja) | 走査線数変換装置 | |
JPH02109487A (ja) | 走査線補間方法 | |
JPH05292424A (ja) | テレビジョン受像機 | |
JPH01195791A (ja) | テレビジョン受像機 | |
JPS6350191A (ja) | テレビジヨン信号の伝送方式 | |
JPS6156591A (ja) | 走査変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |