JPH1167779A

JPH1167779A - 半導体基板及びその製造方法

Info

Publication number: JPH1167779A
Application number: JP22596697A
Authority: JP
Inventors: Toru Aoyama; 亨青山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-08-22
Filing date: 1997-08-22
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】ゲッタリングサイトを有するエピタキシャル
基板を低コストに製造する。【解決手段】単結晶シリコン基板１の表面に所要酸素
量で酸素を吸着させることで、シリコン酸化膜２を選択
的に形成する。このシリコン酸化膜２間の開口部に露呈
される単結晶シリコン基板の表面に選択的にエピタキシ
ャル層３ａを形成し、さらにその上にエピタキシャル層
３を形成する。シリコン酸化膜２がゲッタリングサイト
となり、ゲツタリングサイトを有したエピタキシャル基
板が作製できる。また、エピタキシャル成長以外の工程
を必要とせずに１〜２μｍの薄い膜でゲッタリングサイ
トを得ることができ、かつ被成長基板については酸素濃
度、ドーピング量などの制御が必要なくなるため、従来
のエピタキシャル基板よりも２／３程度に低コスト化で
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体基板及びその
製造方法に関し、特にゲッタリングサイトを有する単結
晶シリコン基板に適用して好適な半導体基板とその製造
方法に関する。

【０００２】

【従来の技術】単結晶シリコン表面上にシリコンをエピ
タキシャル成長したシリコンエピタキシャル基板は、通
常の単結晶シリコン基板に比べて、結晶欠陥が少ない、
表面ラフネスが小きい等の利点がある。そのため、この
エピタキシャル基板上に形成したゲート酸化膜質は通常
の単結晶シリコン基板のものに比べて優れており、この
種のエピタキシャル基板はデバイス作製用の基板として
有望視されている（日経マイクロデバイス、１９９６年
６月号、Ｐ．１２６−１３３）。しかし、エピタキシャ
ル膜は欠陥が無いために、重金属などの不純物をゲッタ
リングするサイトが存在しないため、汚染に弱いという
問題がある。これを解決するために幾つかの方法が提案
されている。

【０００３】その１つは、図３に示すように、高濃度に
ボロンをドーピングしたｐ⁺シリコン基板１０１の上に
ｐ型のエピタキシャル層１０２を形成した基板（ｐ／ｐ
⁺基板）である。この基板では、Ｐ⁺シリコン基板１０
１の結晶格子サイズをエピタキシャル層１０２に比べて
非常に小さくすることで、Ｐ⁺シリコン基板１０１／エ
ピタキシャル層１０２の界面にミスフィット転位１０３
を生じさせて、ここをゲッタリングサイトとしている。
また、他の１つは特開平３−５０１８６号公報に記載さ
れた技術であり、図４に示すように、単結晶シリコン基
板２０１を７５０〜９００℃で熱処理を施して基板内に
酸素析出核２０３を形成させた後に、エピタキシャル成
長を行ってエピタキシャル層２０２を形成するというも
のである。ここでは、酸素析出核２０３をゲッタリング
サイトとしている。

【０００４】

【発明が解決しようとする課題】ところで、エピタキシ
ャル基板を実用化する上で、技術的には前述したゲッタ
リングの問題があるが、もう１つコストの問題がある。
エピタキシャル基板のコストをいかに通常基板に近づけ
るかが、実用化のキーポイントになっている。図３に示
した従来のｐ／ｐ⁺基板では、後工程の熱処理で高濃度
のボロンが基板から拡散してくるために、その影響をデ
バイスに及ぼさないようにエピタキシャル膜１０２を１
０μｍ以上厚くしなければならない。高濃度ボロンの拡
散を考えなければ、エピタキシャル膜厚はｌ〜２μｍで
済むわけであるから、この方法による基板作製はかなり
のコスト高となるという問題点がある。

【０００５】また、図４に示したエピタキシャル成長前
に熱処理を行う方法においては、エピタキシャル膜厚は
薄くて済むが、熱処理に長時間（通常では４時間）を要
する。また、酸素析出密度を制御するために、被成長基
板の酸素濃度の管理を厳しくしなくてはならない。その
ために、被成長基夜のコストが高くなる。以上のことに
より、この方法においてもエピタキシャル基板のコスト
アップの問題が生じてくる。

【０００６】本発明の目的は、ゲッタリングサイトを有
するエピタキシャル基板を低コストに製造することが可
能な半導体基板とその製造方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明の半導体基板は、
単結晶半導体基板と半導体エピタキシャル層の界面に酸
化膜を有しており、この酸化膜には多数の開口部が存在
し、この開口部を通して前記単結晶半導体基板と前記エ
ピタキシャル層とが接続している構成とされる。

【０００８】また、本発明の製造方法は、半導体基板の
表面に所要量の酸素を吸着させてその表面に酸化膜を形
成する工程と、前記単結晶半導体基板の表面上にエピタ
キシャル成長を行ってエピタキシャル層を形成する工程
とを含んでいる。ここで、前記酸素の吸着を行う際の前
記単結晶半導体基板の表面における酸素量が１×１０¹³
からｌ×１０¹⁵ｃｍ^-2であることが好ましい。また、前
記単結晶半導体基板の表面に酸素を吸着を行う際に、４
００℃から８００℃の間の温度でエピタキシャル成長室
に前記単結晶半導体基板を搬入することが好ましい。

【０００９】本発明では、半導体基板上に吸着させる酸
素量を制御することで、半導体基板上に形成したシリコ
ン酸化膜は一様にならず、アイランド化され、分散的に
半導体基板の表面が露出した状態になる。この状態で、
エピタキシャル成長を行ない、この際に成長を選択成長
条件で行うと、酸化膜の開口部の半導体基板表面からエ
ピタキシャル成長が起こる。選択成長なのでシリコン酸
化膜上での成長は起こらず、エピタキシャル層には欠陥
が発生しない。そして、成長が進むとエピタキシャル装
置酸化膜を取り囲むように成長して酸化膜は膜中に取り
残され、この酸化膜がゲッタリングサイトとなる。

【００１０】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は本発明の半導体基板を
製造工程順に示す断面図である。先ず、図１（Ａ）のよ
うに、被成長基板の単結晶シリコン基板１を弗化水素水
溶液に浸して表面の自然酸化膜を除去する。次に、前記
単結晶シリコン基板ｌをエピタキシャル成長装置に搬入
する。このエピタキシャル成長装置として、ここでは抵
抗加熱式の縦型減圧化学気相成長（ＬＰＣＶＤ）装置を
用いている。そして、図２（Ｂ）のように、前記単結晶
シリコン基板１上に適量の酸素を吸着させ、その表面に
アイランド状のシリコン酸化膜２を形成する。

【００１１】ここで、前記シリコン酸化膜２の形成に
は、前記エピタキシャル成長装置の内部を所定の温度に
設定し、その状態で前記単結晶シリコン基板１をエピタ
キシャル成長装置内に搬入することによって形成でき
る。すなわち、図２に単結晶シリコン基板１をエピタキ
シャル成長装置内に搬入する際の入炉温度と、単結晶シ
リコン基板１表面に吸着した酸素費との関係を示す。入
炉速度は０．２〜５ｍ／分の範囲で、吸着酸素量に影響
がなかった。入炉温度が低くくなると、入炉時の酸素巻
き込みによる酸化膜厚が薄くなる。そのため、単結晶シ
リコン基板表面に吸着する酸素量が小さくなっている。
８５０℃以上で入炉するとシリコン酸化膜が厚くなりす
ぎて、シリコンが露出しないために選択成長ができな
い。また、３５０℃以下の温度では酸素吸着量が少ない
ためにシリコン酸化膜２がエピタキシャル膜３の下に形
成されない。アイランド化したシリコン酸化膜２は、４
００〜８００℃の間で実現できる。

【００１２】因みに、この実施の形態では、エピタキシ
ャル成長装置への搬入に際して、成長装置の温度を６０
０℃、入炉速度を１ｍ／分とした。これにより、単結晶
シリコン基板表面に１０Åのアイランド化したシリコン
酸化膜２を形成し、このシリコン酸化膜２間に形成され
る開口部において前記単結晶シリコン基板１の表面を露
呈させる。なお、この条件の界面酸素量は２次イオン質
量分析測定によると１．４×１０¹⁴／ｃｍ²であった。

【００１３】しかる上で、図１（Ｃ）のように、前記エ
ピタキシャル成長装置内でシリコンのエピタキシャル成
長を行ない、前記シリコン酸化膜２の間の開口部にシリ
コンの選択エピタキシャル層３ａを形成する。このエピ
タキシャル成長は、成長ガスにジクロロシラン、水素、
塩化水素を用いて、温度８５０℃、圧力１０Ｔｏｒｒで
行った。これにより、シリコン酸化膜２の開口部からの
みエピタキシャル膜を形成した。ここでは、選択条件に
よるエピタキシャル成長のため、シリコン酸化膜２上か
らの成長が抑られ、形成した選択エピタキシャル層３ａ
は無欠陥となっている。

【００１４】さらに、エピタキシャル成長を続けると、
図１（Ｄ）のように、シリコン酸化膜２は選択エピタキ
シャル層３ａの下に埋もれてしまい、以降は全面に対し
て均一なエピタキシャル成長が行われ、シリコン基板１
の全面にわたって均一なエピタキシャル層３が形成され
る。この結果、エピタキシャル層３の下に存在されるシ
リコン酸化膜２がゲッタリングサイトとして形成される
ことになる。したがって、この実施形態では、エピタキ
シャル成長前にエピタキシャル成長装置におけるシリコ
ン基板の入炉条件と成長条件を工夫するだけで、ゲッタ
リングサイトを有するエピタキシャル基板が形成でき
る。

【００１５】ここで、エピタキシャル成長装置は、到達
真空度が１×１０^-9以下のＵＨＶ−ＣＶＤ装置を用いて
行なうことも可能である。そのプロセスフローは、前記
第１の実施形態と同じである。ただ、エピタキシャル成
長前に酸素を吸着させる工程として、この実施形態では
単結晶シリコン基板１に吸着させる酸素量を厳密に制御
している。すなわち、この実施形態では、弗化水素水溶
液で自然酸化膜を除去した基板をエピタキシャル成長装
置の成長室に搬入後、真空度１×１０^-6Ｔｏｒｒ以下で
７００℃以上の熱処理をして搬入の際に単結晶シリコン
基板１表面に吸着した酸素を離脱させる。次に、成長室
内で６００℃で分圧１×１０^-4Ｔｏｒｒで１分間酸素を
単結晶シリコン基板１に暴露した。その際に、吸着した
酸素量は５×１０¹⁴／ｃｍ²である。

【００１６】次に成長を行うわけであるが、成長ガスは
ジシランを用いた。本実施の形態では、成長初期のシリ
コン酸化膜２が埋まるまでは選択成長条件で行って、そ
の後、成長速度を稼ぐために非選択条件で成長した。ジ
シランは分圧が低いときには選択性が高いので、成長初
期の分圧を２×１０^-5Ｔｏｒｒ，その後に５×ｌ０^-4Ｔ
ｏｒｒで成長した。以上により、実施の形態１と同様に
シリコン酸化膜２のゲッタリングサイトを有するエピタ
キシャル基板が形成できた。

【００１７】

【発明の効果】以上説明したように本発明の半導体基板
は、単結晶半導体基板とエピタキシャル層との界面に選
択的にシリコン酸化膜が形成されているため、このシリ
コン酸化膜がゲッタリングサイトとなり、ゲツタリング
サイトを有したエピタキシャル基板が作製できる。ま
た、本発明の製造方法では、エピタキシャル成長以外の
工程を必要とせずに１〜２μｍの薄い膜でゲッタリング
サイトを得ることができ、かつ被成長基板については酸
素濃度、ドーピング量などの制御が必要なくなるため、
本発明によるエピタキシャル基板のコストを従来のエピ
タキシャル基板よりも２／３程度に低コスト化できる。

【図面の簡単な説明】

【図１】本発明の実施形態を説明するための工程図であ
る。

【図２】エピタキシャル成長装置へのシリコン基板の入
炉温度と界面酸素量の関係を示す図である。

【図３】従来のゲッタリングサイトを有するエピタキシ
ャル基板の一例の模式的な断面図である。

【図４】従来のゲッタリングサイトを有するエピタキシ
ャル基板の他の例の模式的な断面図である。

【符号の説明】

１単結晶シリコン基板２シリコン酸化膜３ａ選択エピタキシャル層３エピタキシャル層

Claims

【特許請求の範囲】

【請求項１】単結晶半導体基板と半導体エピタキシャ
ル層の界面に酸化膜を有し、前記酸化膜には多数の開口
部が存在し、前記開口部を通して前記単結晶半導体基板
と前記エピタキシャル層とが接続していることを特徴と
する半導体基板。
【請求項２】半導体基板の表面に所要量の酸素を吸着
させてその表面に酸化膜を形成する工程と、前記単結晶
半導体基板の表面上にエピタキシャル成長を行ってエピ
タキシャル層を形成する工程とを含むことを特徴とする
半導体基板の製造方法。
【請求項３】前記酸素の吸着を行う際の前記単結晶半
導体基板の表面における酸素量が１×１０¹³からｌ×１
０¹⁵ｃｍ^-2である請求項２に記載の半導体基板の製造方
法。
【請求項４】前記単結晶半導体基板の表面に酸素を吸
着を行うに際し、４００℃から８００℃の間の温度でエ
ピタキシャル成長室に前記単結晶半導体基板を搬入する
請求項２に記載の半導体基板の製造方法。
【請求項５】前記酸化膜は前記半導体基板の表面にア
イランド状に形成し、前記エピタキシャル成長は、前記
酸化膜の開口部を通して露呈される前記半導体基板の表
面に行う選択エピタキシャル成長と、これに続く非選択
成長条件でのエピタキシャル成長とである請求項２ない
し４のいずれかに記載の半導体基板の製造方法。