JPH1155542A - 水平偏向ドライブ回路 - Google Patents
水平偏向ドライブ回路Info
- Publication number
- JPH1155542A JPH1155542A JP10146386A JP14638698A JPH1155542A JP H1155542 A JPH1155542 A JP H1155542A JP 10146386 A JP10146386 A JP 10146386A JP 14638698 A JP14638698 A JP 14638698A JP H1155542 A JPH1155542 A JP H1155542A
- Authority
- JP
- Japan
- Prior art keywords
- current
- channel fet
- section
- deflection
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 65
- 230000005669 field effect Effects 0.000 claims description 20
- 230000001939 inductive effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/04—Deflection circuits ; Constructional details not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 ディスプレイ装置の動作を安定させる水平偏
向ドライブ回路を提供する。 【解決手段】 水平偏向ドライブ回路１は，発振素子１
１から出力されるローレベルにある発振パルスによって
スイッチング動作するベースドライブ電流供給部１２
と，ローレベルにある発振パルスによってスイッチング
動作し，ベースドライブ電流供給部から出力される電流
を制御するＰチャネルＦＥＴ部１３と，ハイレベルにあ
る発振パルスによってスイッチング動作し，ベースドラ
イブ電流供給部から出力される電流を制御するＮチャネ
ルＦＥＴ部１４と，ＰチャネルＦＥＴ部が制御する電流
またはＮチャネルＦＥＴ部が制御する電流によって偏向
電流供給源から出力される偏向電流を誘導するドライブ
トランス１５とから構成されている。かかる構成によれ
ば，水平出力偏向トランジスタ部１７に対して安定した
ベースドライブが供給されるためスイッチング損失およ
びストレージ損失が低減される。
向ドライブ回路を提供する。 【解決手段】 水平偏向ドライブ回路１は，発振素子１
１から出力されるローレベルにある発振パルスによって
スイッチング動作するベースドライブ電流供給部１２
と，ローレベルにある発振パルスによってスイッチング
動作し，ベースドライブ電流供給部から出力される電流
を制御するＰチャネルＦＥＴ部１３と，ハイレベルにあ
る発振パルスによってスイッチング動作し，ベースドラ
イブ電流供給部から出力される電流を制御するＮチャネ
ルＦＥＴ部１４と，ＰチャネルＦＥＴ部が制御する電流
またはＮチャネルＦＥＴ部が制御する電流によって偏向
電流供給源から出力される偏向電流を誘導するドライブ
トランス１５とから構成されている。かかる構成によれ
ば，水平出力偏向トランジスタ部１７に対して安定した
ベースドライブが供給されるためスイッチング損失およ
びストレージ損失が低減される。
Description
【０００１】
【発明の属する技術分野】本発明は，水平偏向ドライブ
回路にかかり，特に複数の電界効果型トランジスタ（以
下，「ＦＥＴ」という。）を備えた水平偏向ドライブ回
路に関する。
回路にかかり，特に複数の電界効果型トランジスタ（以
下，「ＦＥＴ」という。）を備えた水平偏向ドライブ回
路に関する。
【０００２】
【従来の技術】ディスプレイ装置は，ホストコンピュー
タまたはパソコン等から出力される映像信号を可視化表
示する機能を有するものである。かかるディスプレイ装
置の概略動作は次の通りである。まず，所定の映像信号
に従いディスプレイ装置の内部に備えられた陰極線管
（以下，「ＣＲＴ」という。）の電子銃からは電子エネ
ルギーを有するビームが射出される。そして，射出され
たビームは，偏向コイルによって偏向制御され蛍光面に
衝突する。これにより可視像が表示されることになる。
タまたはパソコン等から出力される映像信号を可視化表
示する機能を有するものである。かかるディスプレイ装
置の概略動作は次の通りである。まず，所定の映像信号
に従いディスプレイ装置の内部に備えられた陰極線管
（以下，「ＣＲＴ」という。）の電子銃からは電子エネ
ルギーを有するビームが射出される。そして，射出され
たビームは，偏向コイルによって偏向制御され蛍光面に
衝突する。これにより可視像が表示されることになる。
【０００３】次に，従来のディスプレイ装置を図面に基
づき説明する。図４は，従来のディスプレイ装置２００
の内部回路を示すブロック図である。ホストコンピュー
タ１００は，例えばキーボード（図示せず。）によって
入力される信号を演算処理し，処理された結果に基づく
データを出力するＣＰＵ１１０と，ＣＰＵ１１０から出
力されるデータが入力され，映像信号Ｒ．Ｇ．Ｂを出力
するとともに，映像信号Ｒ．Ｇ．Ｂを同期させるための
水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹ
ＮＣを出力するビデオカード１２０を備えている。
づき説明する。図４は，従来のディスプレイ装置２００
の内部回路を示すブロック図である。ホストコンピュー
タ１００は，例えばキーボード（図示せず。）によって
入力される信号を演算処理し，処理された結果に基づく
データを出力するＣＰＵ１１０と，ＣＰＵ１１０から出
力されるデータが入力され，映像信号Ｒ．Ｇ．Ｂを出力
するとともに，映像信号Ｒ．Ｇ．Ｂを同期させるための
水平同期信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹ
ＮＣを出力するビデオカード１２０を備えている。
【０００４】ビデオカード１２０から出力される映像信
号Ｒ．Ｇ．Ｂ，水平同期信号Ｈ−ＳＹＮＣ，および垂直
同期信号Ｖ−ＳＹＮＣが入力されるディスプレイ装置２
００は，マイコン２１０，制御ボタン部２２０，水平／
垂直出力回路部２３０，映像信号処理部２４０，および
電源回路部２５０とから構成されている。
号Ｒ．Ｇ．Ｂ，水平同期信号Ｈ−ＳＹＮＣ，および垂直
同期信号Ｖ−ＳＹＮＣが入力されるディスプレイ装置２
００は，マイコン２１０，制御ボタン部２２０，水平／
垂直出力回路部２３０，映像信号処理部２４０，および
電源回路部２５０とから構成されている。
【０００５】マイコン２１０は，入力される水平同期信
号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣの解像
度を判別し，制御ボタン部２２０は，ディスプレイ装置
の画面を制御するためのモニタ画面制御信号を生成し出
力する。そして，水平／垂直出力回路部２３０は，マイ
コン２１０から出力されるモニタ画面制御信号と基準発
振信号に従って水平走査，垂直走査を同期させ，映像信
号処理部２４０は，ビデオカード１２０からの映像信号
Ｒ．Ｇ．Ｂを増幅して表示する。さらに，電源回路部２
５０は，マイコン２１０，水平／垂直出力回路部２３
０，および映像信号処理部２４０に対して駆動電圧を供
給する。
号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣの解像
度を判別し，制御ボタン部２２０は，ディスプレイ装置
の画面を制御するためのモニタ画面制御信号を生成し出
力する。そして，水平／垂直出力回路部２３０は，マイ
コン２１０から出力されるモニタ画面制御信号と基準発
振信号に従って水平走査，垂直走査を同期させ，映像信
号処理部２４０は，ビデオカード１２０からの映像信号
Ｒ．Ｇ．Ｂを増幅して表示する。さらに，電源回路部２
５０は，マイコン２１０，水平／垂直出力回路部２３
０，および映像信号処理部２４０に対して駆動電圧を供
給する。
【０００６】以上のような構成を有するディスプレイ装
置２００の各ブロックをさらに詳しく説明する。ホスト
コンピュータ１００の内部に備えられたビデオカード１
２０から出力される水平同期信号Ｈ−ＳＹＮＣと垂直同
期信号Ｖ−ＳＹＮＣは，各種画面制御データが格納され
ているマイコン２１０に入力される。さらに，水平同期
信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣが入
力されるマイコン２１０は，制御ボタン部２２０からの
画面制御信号に応じて画面上に表示される像を調整する
像調整信号と基準発振信号を出力する。
置２００の各ブロックをさらに詳しく説明する。ホスト
コンピュータ１００の内部に備えられたビデオカード１
２０から出力される水平同期信号Ｈ−ＳＹＮＣと垂直同
期信号Ｖ−ＳＹＮＣは，各種画面制御データが格納され
ているマイコン２１０に入力される。さらに，水平同期
信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣが入
力されるマイコン２１０は，制御ボタン部２２０からの
画面制御信号に応じて画面上に表示される像を調整する
像調整信号と基準発振信号を出力する。
【０００７】マイコン２１０から出力される像調整信号
と基準発振信号が入力される水平同期／垂直同期／基準
発振信号処理器（以下，「信号処理器」という。）２３
０−１は，ビデオカード１２０から入力される水平同期
信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣに応
じて，のこぎり波発生回路のオン／オフスイッチング速
度を制御するための垂直パルスを垂直ドライブ回路２３
０−２に対して出力する。
と基準発振信号が入力される水平同期／垂直同期／基準
発振信号処理器（以下，「信号処理器」という。）２３
０−１は，ビデオカード１２０から入力される水平同期
信号Ｈ−ＳＹＮＣおよび垂直同期信号Ｖ−ＳＹＮＣに応
じて，のこぎり波発生回路のオン／オフスイッチング速
度を制御するための垂直パルスを垂直ドライブ回路２３
０−２に対して出力する。
【０００８】通常，垂直ドライブ回路２３０−２とし
て，単一トランジスタ増幅回路が用いられ，とりわけト
ランジスタのベース端に入力信号が入力されエミッタ端
から出力信号を引き出すいわゆるエミッタ・フォロア型
が多用されている。このようにエミッタ・フォロワ型を
用いることによって，垂直ドライブ回路２３０−２は，
優れたリニア特性を示すことになる。
て，単一トランジスタ増幅回路が用いられ，とりわけト
ランジスタのベース端に入力信号が入力されエミッタ端
から出力信号を引き出すいわゆるエミッタ・フォロア型
が多用されている。このようにエミッタ・フォロワ型を
用いることによって，垂直ドライブ回路２３０−２は，
優れたリニア特性を示すことになる。
【０００９】垂直ドライブ回路２３０−２からの電流信
号が入力される垂直出力回路２３０−３は，垂直偏向ヨ
ーク（以下，「Ｖ−ＤＹ」という。）２３０−４に流れ
る垂直同期パルスに適したのこぎり波電流を形成し，こ
れによって垂直走査周期が決定される。
号が入力される垂直出力回路２３０−３は，垂直偏向ヨ
ーク（以下，「Ｖ−ＤＹ」という。）２３０−４に流れ
る垂直同期パルスに適したのこぎり波電流を形成し，こ
れによって垂直走査周期が決定される。
【００１０】また，信号処理器２３０−１から出力され
る水平発振信号は，水平偏向ドライブ回路２３０−５に
入力される。水平発振信号が入力された水平偏向ドライ
ブ回路２３０−５は，水平出力回路２３０−６をオン／
オフさせるために十分な電流を供給する。この水平ドイ
ライブ回路２３０−５には，入力端がオンの場合，出力
端がオンする同相（同極性）型と，入力端がオンの場
合，出力端がオフする逆相（逆極性）型があり，現在逆
相型が主流となっている。
る水平発振信号は，水平偏向ドライブ回路２３０−５に
入力される。水平発振信号が入力された水平偏向ドライ
ブ回路２３０−５は，水平出力回路２３０−６をオン／
オフさせるために十分な電流を供給する。この水平ドイ
ライブ回路２３０−５には，入力端がオンの場合，出力
端がオンする同相（同極性）型と，入力端がオンの場
合，出力端がオフする逆相（逆極性）型があり，現在逆
相型が主流となっている。
【００１１】かかる特性を有する水平偏向ドライブ回路
２３０−５から出力された電流が入力される水平出力回
路２３０−６は，水平偏向ヨーク（以下，「Ｈ−ＤＹ」
という。）２３０−７にのこぎり波電流を発生させる。
そして，かかるのこぎり波電流により水平走査周期が決
定される。
２３０−５から出力された電流が入力される水平出力回
路２３０−６は，水平偏向ヨーク（以下，「Ｈ−ＤＹ」
という。）２３０−７にのこぎり波電流を発生させる。
そして，かかるのこぎり波電流により水平走査周期が決
定される。
【００１２】安定した直流（ＤＣ）電圧をＣＲＴ２４０
−４のアノード端子２４０−４−１に供給するために，
フライバックパルスをフライバックトランスフォーマ２
３０−９によって昇圧する。また，漏れインダクタンス
と高圧回路２３０−８の分布容量による高調波を用いる
ことによってフライバックパルスが小さくても高電圧が
発生し，かかる高電圧は，アノード端子２４０−４−１
を介してＣＲＴ２４０−４のアノード面に印加されるこ
とになる。
−４のアノード端子２４０−４−１に供給するために，
フライバックパルスをフライバックトランスフォーマ２
３０−９によって昇圧する。また，漏れインダクタンス
と高圧回路２３０−８の分布容量による高調波を用いる
ことによってフライバックパルスが小さくても高電圧が
発生し，かかる高電圧は，アノード端子２４０−４−１
を介してＣＲＴ２４０−４のアノード面に印加されるこ
とになる。
【００１３】一方，映像信号処理部２４０に備えられた
オン・スクリーン・ディスプレイ（以下，「ＯＳＤ」と
いう。）２４０−１は，マイコン２１０からの画面制御
にかかるＯＳＤデータが入力され，ＯＳＤ利得信号を出
力する。かかるＯＳＤ利得信号とビデオカード１２０か
ら出力される映像信号Ｒ．Ｇ．Ｂは，ビデオプリアンプ
２４０−２に入力される。このビデオプリアンプ２４０
−２は，低電圧増幅器を備え，映像信号Ｒ．Ｇ．Ｂを増
幅し一定した電圧レベルを保つ機能を有する。例えば，
１Ｖｐｐ（ピーク−ピーク電圧）未満の信号が４〜６Ｖ
ｐｐの信号に増幅され，かかる増幅された信号は，さら
にビデオメインアンプ２４０−３によって４０〜６０Ｖ
ｐｐに増幅され，結果的にＣＲＴ２４０−４の各画素
は，所定のエネルギーが供給されることになる。以上の
ように，ビデオメインアンプ２４０−３で増幅された映
像信号Ｒ．Ｇ．Ｂは，ＣＲＴ２４０−４のカソードに印
加され，電子ビームに変換された後，画面上に可視像を
表示することになる。
オン・スクリーン・ディスプレイ（以下，「ＯＳＤ」と
いう。）２４０−１は，マイコン２１０からの画面制御
にかかるＯＳＤデータが入力され，ＯＳＤ利得信号を出
力する。かかるＯＳＤ利得信号とビデオカード１２０か
ら出力される映像信号Ｒ．Ｇ．Ｂは，ビデオプリアンプ
２４０−２に入力される。このビデオプリアンプ２４０
−２は，低電圧増幅器を備え，映像信号Ｒ．Ｇ．Ｂを増
幅し一定した電圧レベルを保つ機能を有する。例えば，
１Ｖｐｐ（ピーク−ピーク電圧）未満の信号が４〜６Ｖ
ｐｐの信号に増幅され，かかる増幅された信号は，さら
にビデオメインアンプ２４０−３によって４０〜６０Ｖ
ｐｐに増幅され，結果的にＣＲＴ２４０−４の各画素
は，所定のエネルギーが供給されることになる。以上の
ように，ビデオメインアンプ２４０−３で増幅された映
像信号Ｒ．Ｇ．Ｂは，ＣＲＴ２４０−４のカソードに印
加され，電子ビームに変換された後，画面上に可視像を
表示することになる。
【００１４】また，ＯＳＤ機能を使用する場合は，ビデ
オプリアンプ２４０−２がＯＳＤ２４０−１から出力さ
れるＯＳＤ利得信号を選択する。選択されたＯＳＤ利得
信号は，ビデオプリアンプ２４０−２において一定レベ
ルに増幅され，さらにビデオメインアンプ２４０−３に
よって増幅され，ＣＲＴ２４０−４の画面上にＯＳＤデ
ータを表示させる。ＣＲＴ２４０−４の画面上に表示さ
れるＯＳＤデータは，ユーザにディスプレイ装置２００
の機能または情報を提供することになる。
オプリアンプ２４０−２がＯＳＤ２４０−１から出力さ
れるＯＳＤ利得信号を選択する。選択されたＯＳＤ利得
信号は，ビデオプリアンプ２４０−２において一定レベ
ルに増幅され，さらにビデオメインアンプ２４０−３に
よって増幅され，ＣＲＴ２４０−４の画面上にＯＳＤデ
ータを表示させる。ＣＲＴ２４０−４の画面上に表示さ
れるＯＳＤデータは，ユーザにディスプレイ装置２００
の機能または情報を提供することになる。
【００１５】また，ビデオメインアンプ２４０−３で増
幅された映像信号Ｒ．Ｇ．ＢおよびＯＳＤ利得信号によ
って表示される可視像の輝度は，ＣＲＴ２４０−４のア
ノード面で形成される高電圧によって調整される。
幅された映像信号Ｒ．Ｇ．ＢおよびＯＳＤ利得信号によ
って表示される可視像の輝度は，ＣＲＴ２４０−４のア
ノード面で形成される高電圧によって調整される。
【００１６】次に，ディスプレイ装置２００に備えられ
た電源回路部２５０について説明する。この電源回路部
２５０には，交流（以下，「ＡＣ」という。）入力端２
５０−１を介して商用交流電圧が印加される。商用ＡＣ
電圧が印加されるデガウシングコイル２５０−２は，地
磁界または外部条件により発生される画面上の色相の滲
みを元の色相に回復させる動作を行う。例えば，デガウ
シングコイル２５０−２に対してＡＣ電圧を２〜８秒間
加えることによって，ディスプレイ装置２００内のシャ
ドウマスクに発生したＤＣ成分の磁界は瞬間的に乱され
る。これによって，ＤＣ成分の磁界のために妨害されて
いた電子ビームの蛍光体への正確な偏向動作は正常化さ
れ，色相の滲みは消滅することになる。
た電源回路部２５０について説明する。この電源回路部
２５０には，交流（以下，「ＡＣ」という。）入力端２
５０−１を介して商用交流電圧が印加される。商用ＡＣ
電圧が印加されるデガウシングコイル２５０−２は，地
磁界または外部条件により発生される画面上の色相の滲
みを元の色相に回復させる動作を行う。例えば，デガウ
シングコイル２５０−２に対してＡＣ電圧を２〜８秒間
加えることによって，ディスプレイ装置２００内のシャ
ドウマスクに発生したＤＣ成分の磁界は瞬間的に乱され
る。これによって，ＤＣ成分の磁界のために妨害されて
いた電子ビームの蛍光体への正確な偏向動作は正常化さ
れ，色相の滲みは消滅することになる。
【００１７】また，商用ＡＣ電圧が印加される整流器２
５０−３において整流され出力される直流電圧は，スイ
ッチングトランス２５０−４に印加される。直流電圧が
印加されるスイッチングトランス２５０−４は，スイッ
チング動作を行い電圧レギュレータ２５０−５を介して
ディスプレイ装置２００内で必要とされる各種電圧を生
成することになる。この際，パルス幅変調（以下，「Ｐ
ＷＭ」という。）ＩＣ２５０−６は，スイッチングトラ
ンス２５０−４のオン／オフ動作を制御して出力電圧を
安定させる。
５０−３において整流され出力される直流電圧は，スイ
ッチングトランス２５０−４に印加される。直流電圧が
印加されるスイッチングトランス２５０−４は，スイッ
チング動作を行い電圧レギュレータ２５０−５を介して
ディスプレイ装置２００内で必要とされる各種電圧を生
成することになる。この際，パルス幅変調（以下，「Ｐ
ＷＭ」という。）ＩＣ２５０−６は，スイッチングトラ
ンス２５０−４のオン／オフ動作を制御して出力電圧を
安定させる。
【００１８】マイコン２１０は，水平同期信号Ｈ−ＳＹ
ＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを検出してサスペ
ンドモード信号およびパワーオフモード信号などのＶＥ
ＳＡ規格に基づくディスプレイパワー管理信号（Ｄｉｓ
ｐｌａｙ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｓｉｇ
ｎａｌｉｎｇ：以下，「ＤＰＭＳ」という。）を電圧レ
ギュレータ２５０−５およびＰＷＭＩＣ２５０−６に対
して出力し，ディスプレイ装置２００内で消費されるエ
ネルギーを低減させる。
ＮＣおよび垂直同期信号Ｖ−ＳＹＮＣを検出してサスペ
ンドモード信号およびパワーオフモード信号などのＶＥ
ＳＡ規格に基づくディスプレイパワー管理信号（Ｄｉｓ
ｐｌａｙ Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｓｉｇ
ｎａｌｉｎｇ：以下，「ＤＰＭＳ」という。）を電圧レ
ギュレータ２５０−５およびＰＷＭＩＣ２５０−６に対
して出力し，ディスプレイ装置２００内で消費されるエ
ネルギーを低減させる。
【００１９】次に，水平偏向ドライブ回路２３０−５お
よび水平出力回路２３０−６を添付した図面に基づきさ
らに詳しく説明する。図５は，図４に示した水平偏向ド
ライブ回路２３０−５および水平出力回路２３０−６の
詳細ブロック図である。図４に示すマイコン２１０から
出力される基準発振信号が入力される信号処理器２３０
−１内の水平発振回路２３０−１ａは，この基準発振信
号の周期に応じて水平発振パルスを出力する。
よび水平出力回路２３０−６を添付した図面に基づきさ
らに詳しく説明する。図５は，図４に示した水平偏向ド
ライブ回路２３０−５および水平出力回路２３０−６の
詳細ブロック図である。図４に示すマイコン２１０から
出力される基準発振信号が入力される信号処理器２３０
−１内の水平発振回路２３０−１ａは，この基準発振信
号の周期に応じて水平発振パルスを出力する。
【００２０】水平発振回路２３０−１ａから出力される
水平発振パルスは，水平偏向ドライブ回路２３０−５
は，水平出力回路２３０−６内の水平偏向トランジスタ
２３０−６ｂをオン／オフさせるための十分な電流を有
する水平ドライブパルスを水平発振パルスに同期して出
力する。
水平発振パルスは，水平偏向ドライブ回路２３０−５
は，水平出力回路２３０−６内の水平偏向トランジスタ
２３０−６ｂをオン／オフさせるための十分な電流を有
する水平ドライブパルスを水平発振パルスに同期して出
力する。
【００２１】一方，電圧レギュレータ２５０−５から供
給される直流電流に基づき，偏向電流供給回路２５０−
６ａは偏向電流を発生させ，この偏向電流は水平偏向ト
ランジスタ２３０−６ｂに入力される。偏向電流が入力
された水平偏向トランジスタ２３０−６ｂは，水平偏向
ドライブ回路２３０−５から供給される水平ドライブパ
ルスに従いオン／オフ動作を行う。水平偏向トランジス
タ２３０−６ｂのオン／オフ動作によってＨ−ＤＹ２３
０−７において水平偏向のこぎり波電流が発生し，この
のこぎり波電流によって映像信号Ｒ．Ｇ．Ｂに基づく電
子ビームは偏向され，ＣＲＴ２４０−４の画面上に可視
像を表示することになる。
給される直流電流に基づき，偏向電流供給回路２５０−
６ａは偏向電流を発生させ，この偏向電流は水平偏向ト
ランジスタ２３０−６ｂに入力される。偏向電流が入力
された水平偏向トランジスタ２３０−６ｂは，水平偏向
ドライブ回路２３０−５から供給される水平ドライブパ
ルスに従いオン／オフ動作を行う。水平偏向トランジス
タ２３０−６ｂのオン／オフ動作によってＨ−ＤＹ２３
０−７において水平偏向のこぎり波電流が発生し，この
のこぎり波電流によって映像信号Ｒ．Ｇ．Ｂに基づく電
子ビームは偏向され，ＣＲＴ２４０−４の画面上に可視
像を表示することになる。
【００２２】
【発明が解決しようとする課題】ところで，従来の水平
偏向ドライブ回路２３０−５は，多重同期モードまたは
単一同期モードのいずれかのモードが用いられる。多重
同期モードによれば，ＦＥＴまたはバイポーラトランジ
スタのいずれか一つのみ使用して，多重同期モードそれ
ぞれの水平偏向を満たさなければならない。そして，多
重同期モードの各水平周波数に適したベースドライブを
満足させるために水平偏向ドライブ回路２３０−５を構
成する部品点数が増加し回路規模が増大していた。
偏向ドライブ回路２３０−５は，多重同期モードまたは
単一同期モードのいずれかのモードが用いられる。多重
同期モードによれば，ＦＥＴまたはバイポーラトランジ
スタのいずれか一つのみ使用して，多重同期モードそれ
ぞれの水平偏向を満たさなければならない。そして，多
重同期モードの各水平周波数に適したベースドライブを
満足させるために水平偏向ドライブ回路２３０−５を構
成する部品点数が増加し回路規模が増大していた。
【００２３】また，単一同期モードによれば，低周波数
と高周波との間のドライブ条件が一致しない場合，水平
偏向ドライブ回路２３０−５のＦＥＴまたはバイポーラ
トランジスタのスイッチング損失が生ずる。さらに，ド
ライブ条件の不一致によりＦＥＴまたはバイポーラトラ
ンジスタから熱が発生するため，放熱体が大きくなる問
題があった。
と高周波との間のドライブ条件が一致しない場合，水平
偏向ドライブ回路２３０−５のＦＥＴまたはバイポーラ
トランジスタのスイッチング損失が生ずる。さらに，ド
ライブ条件の不一致によりＦＥＴまたはバイポーラトラ
ンジスタから熱が発生するため，放熱体が大きくなる問
題があった。
【００２４】本発明は，従来の水平偏向ドライブ回路が
有する上記のような問題点に鑑みてなされたものであ
り，その目的は，低周波と高周波の間のドライブ条件の
不均衡を補ってスイッチング損失および熱の発生を最小
化するために複数のＦＥＴを備えた水平偏向ドライブ回
路を提供することにある。
有する上記のような問題点に鑑みてなされたものであ
り，その目的は，低周波と高周波の間のドライブ条件の
不均衡を補ってスイッチング損失および熱の発生を最小
化するために複数のＦＥＴを備えた水平偏向ドライブ回
路を提供することにある。
【００２５】
【課題を解決するための手段】上記課題を解決するため
に，請求項１によれば，ローレベルにある発振パルスに
よってスイッチング動作するベースドライブ電流供給部
と，ローレベルにある発振パルスによってスイッチング
動作し，ベースドライブ電流供給部から出力される電流
を制御するＰチャネルＦＥＴ部と，ハイレベルにある発
振パルスによってスイッチング動作し，ベースドライブ
電流供給部から出力される電流を制御するＮチャネルＦ
ＥＴ部と，ＰチャネルＦＥＴ部が制御する電流またはＮ
チャネルＦＥＴ部が制御する電流によって偏向電流供給
源から出力される偏向電流を誘導するドライブトランス
とを備えたことを特徴とする水平偏向ドライブ回路が提
供される。
に，請求項１によれば，ローレベルにある発振パルスに
よってスイッチング動作するベースドライブ電流供給部
と，ローレベルにある発振パルスによってスイッチング
動作し，ベースドライブ電流供給部から出力される電流
を制御するＰチャネルＦＥＴ部と，ハイレベルにある発
振パルスによってスイッチング動作し，ベースドライブ
電流供給部から出力される電流を制御するＮチャネルＦ
ＥＴ部と，ＰチャネルＦＥＴ部が制御する電流またはＮ
チャネルＦＥＴ部が制御する電流によって偏向電流供給
源から出力される偏向電流を誘導するドライブトランス
とを備えたことを特徴とする水平偏向ドライブ回路が提
供される。
【００２６】そして，請求項２によれば，ベースドライ
ブ電流供給部は，ローレベルにある発振パルスに制御さ
れスイッチング動作するトランジスタを備えるように構
成される。また，請求項３によれば，ＰチャネルＦＥＴ
部は，ローレベルにある発振パルスに制御されスイッチ
ング動作する電界効果型トランジスタを備えるように構
成される。また，請求項４によれば，ＮチャネルＦＥＴ
部は，ハイレベルにある発振パルスに制御されスイッチ
ング動作する電界効果型トランジスタを備えるように構
成される。かかる構成によれば，回路規模の増大を防ぎ
つつ，高速スイッチング動作が実現される。
ブ電流供給部は，ローレベルにある発振パルスに制御さ
れスイッチング動作するトランジスタを備えるように構
成される。また，請求項３によれば，ＰチャネルＦＥＴ
部は，ローレベルにある発振パルスに制御されスイッチ
ング動作する電界効果型トランジスタを備えるように構
成される。また，請求項４によれば，ＮチャネルＦＥＴ
部は，ハイレベルにある発振パルスに制御されスイッチ
ング動作する電界効果型トランジスタを備えるように構
成される。かかる構成によれば，回路規模の増大を防ぎ
つつ，高速スイッチング動作が実現される。
【００２７】そして，請求項５に記載のように，ドライ
ブトランスは，偏向電流が供給される２次側コイルとＰ
チャネルＦＥＴ部が制御する電流が供給される第１の１
次側コイルとＮチャネルＦＥＴ部が制御する電流が供給
される第２の１次側コイルとから構成される。
ブトランスは，偏向電流が供給される２次側コイルとＰ
チャネルＦＥＴ部が制御する電流が供給される第１の１
次側コイルとＮチャネルＦＥＴ部が制御する電流が供給
される第２の１次側コイルとから構成される。
【００２８】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる水平偏向ドライブ回路の好適な実施の形
態について詳細に説明する。なお，以下の説明におい
て，略同一の機能および構成を有する構成要素について
は，同一符号を付することにより，重複説明を省略する
ことにする。
本発明にかかる水平偏向ドライブ回路の好適な実施の形
態について詳細に説明する。なお，以下の説明におい
て，略同一の機能および構成を有する構成要素について
は，同一符号を付することにより，重複説明を省略する
ことにする。
【００２９】図１は，本発明にかかる水平偏向ドライブ
回路１および水平出力回路３のブロック図である。一定
周期の発振パルスを発生する発振素子１１と，この発振
素子１１から出力されるローレベル発振パルスに基づき
スイッチングするベースドライブ電流供給部１２と，発
振素子１１から出力されるローレベル発振パルスが入力
され，ベースドライブ電流供給部１２から出力される電
流がドライブトランス１５を介して入力されスイッチン
グするＰチャネルＦＥＴ部１３と，発振素子１１から出
力されるハイレベル発振パルスが入力されスイッチング
するＮチャネルＦＥＴ部１４と，ベースドライブ電流供
給部１２から出力される電流が入力されＰチャネルＦＥ
Ｔ部１３とＮチャネルＦＥＴ部１４のスイッチング動作
により偏向電流供給源１６から供給される電流を誘導す
るドライブトランス１５と，ドライブトランス１５によ
りスイッチングされＨ−ＤＹに水平のこぎり波電流を発
生させる水平偏向トランジスタ部１７とから構成されて
いる。
回路１および水平出力回路３のブロック図である。一定
周期の発振パルスを発生する発振素子１１と，この発振
素子１１から出力されるローレベル発振パルスに基づき
スイッチングするベースドライブ電流供給部１２と，発
振素子１１から出力されるローレベル発振パルスが入力
され，ベースドライブ電流供給部１２から出力される電
流がドライブトランス１５を介して入力されスイッチン
グするＰチャネルＦＥＴ部１３と，発振素子１１から出
力されるハイレベル発振パルスが入力されスイッチング
するＮチャネルＦＥＴ部１４と，ベースドライブ電流供
給部１２から出力される電流が入力されＰチャネルＦＥ
Ｔ部１３とＮチャネルＦＥＴ部１４のスイッチング動作
により偏向電流供給源１６から供給される電流を誘導す
るドライブトランス１５と，ドライブトランス１５によ
りスイッチングされＨ−ＤＹに水平のこぎり波電流を発
生させる水平偏向トランジスタ部１７とから構成されて
いる。
【００３０】かかる構成を図２に基づきさらに詳しく説
明する。図２は図１に示された各回路ブロックの詳細な
回路図である。ベースドライブ電流供給部１２は，発振
素子１１から出力されるローレベル発振パルスをカップ
リングするキャパシタＣ１と，このキャパシタＣ１によ
ってカップリングされたローレベル発振パルスを駆動電
圧Ｖｃｃに分圧する抵抗Ｒ１，Ｒ２と，抵抗Ｒ１，Ｒ２
により分圧され印加されるローレベル発振パルスが印加
されスイッチングしてターンオンされるトランジスタＱ
１と，トランジスタＱ１のエミッタ端と接地レベルを接
続する抵抗Ｒ３とから構成されている。
明する。図２は図１に示された各回路ブロックの詳細な
回路図である。ベースドライブ電流供給部１２は，発振
素子１１から出力されるローレベル発振パルスをカップ
リングするキャパシタＣ１と，このキャパシタＣ１によ
ってカップリングされたローレベル発振パルスを駆動電
圧Ｖｃｃに分圧する抵抗Ｒ１，Ｒ２と，抵抗Ｒ１，Ｒ２
により分圧され印加されるローレベル発振パルスが印加
されスイッチングしてターンオンされるトランジスタＱ
１と，トランジスタＱ１のエミッタ端と接地レベルを接
続する抵抗Ｒ３とから構成されている。
【００３１】ベースドライブ電流供給部１２から出力さ
れた電流がドライブトランス１５を経由して入力される
ＰチャネルＦＥＴ部１３は，発振素子１１から出力され
るローレベル発振パルスをカップリングするキャパシタ
Ｃ２と，キャパシタＣ２によってカップリングされたロ
ーレベル発振パルスが印加され分圧する抵抗Ｒ５，Ｒ６
と，抵抗Ｒ５，Ｒ６により分圧され印加されるローレベ
ル発振パルスがゲート端に入力されベースドライブ電流
供給部１２のトランジスタＱ１のターンオンによって出
力される電流がソース端に入力される電界効果型トラン
ジスタＱ２とから構成されている。
れた電流がドライブトランス１５を経由して入力される
ＰチャネルＦＥＴ部１３は，発振素子１１から出力され
るローレベル発振パルスをカップリングするキャパシタ
Ｃ２と，キャパシタＣ２によってカップリングされたロ
ーレベル発振パルスが印加され分圧する抵抗Ｒ５，Ｒ６
と，抵抗Ｒ５，Ｒ６により分圧され印加されるローレベ
ル発振パルスがゲート端に入力されベースドライブ電流
供給部１２のトランジスタＱ１のターンオンによって出
力される電流がソース端に入力される電界効果型トラン
ジスタＱ２とから構成されている。
【００３２】発振素子１１から出力されるハイレベル発
振パルスを印加されスイッチングしてターンオンされる
ＮチャネルＦＥＴ部１４は，発振素子１１から出力され
るハイレベル発振パルスが印加され分圧する抵抗Ｒ７，
Ｒ８と，抵抗Ｒ７，Ｒ８により分圧されるハイレベル発
振パルスがゲート端に印加されスイッチングしてターン
オンする電界効果型トランジスタＱ３より構成されてい
る。
振パルスを印加されスイッチングしてターンオンされる
ＮチャネルＦＥＴ部１４は，発振素子１１から出力され
るハイレベル発振パルスが印加され分圧する抵抗Ｒ７，
Ｒ８と，抵抗Ｒ７，Ｒ８により分圧されるハイレベル発
振パルスがゲート端に印加されスイッチングしてターン
オンする電界効果型トランジスタＱ３より構成されてい
る。
【００３３】ＰチャネルＦＥＴ部１３およびＮチャネル
ＦＥＴ部１４のスイッチング動作によってエネルギーが
誘導されるドライブトランス１５は，偏向電流が供給さ
れる２次側コイルとしてのコイルＬ４と，ＰチャネルＦ
ＥＴ部１３に備えられた電界効果型トランジスタＱ２の
ターンオンによってコイルＬ４に誘導されたエネルギー
が印加される第１の１次側コイルとしてのコイルＬ１
と，ＮチャネルＦＥＴ部１４に備えられた電界効果型ト
ランジスタＱ３のターンオン動作よってコイルＬ１に誘
導されたエネルギーが印加される第２の１次側コイルと
してのコイルＬ２，Ｌ３より構成されている。
ＦＥＴ部１４のスイッチング動作によってエネルギーが
誘導されるドライブトランス１５は，偏向電流が供給さ
れる２次側コイルとしてのコイルＬ４と，ＰチャネルＦ
ＥＴ部１３に備えられた電界効果型トランジスタＱ２の
ターンオンによってコイルＬ４に誘導されたエネルギー
が印加される第１の１次側コイルとしてのコイルＬ１
と，ＮチャネルＦＥＴ部１４に備えられた電界効果型ト
ランジスタＱ３のターンオン動作よってコイルＬ１に誘
導されたエネルギーが印加される第２の１次側コイルと
してのコイルＬ２，Ｌ３より構成されている。
【００３４】ドライブトランス１５のエネルギー誘導に
よりスイッチングするＰチャネルＦＥＴ部１３およびＮ
チャネルＦＥＴ部１４のターンオンによって水平のこぎ
り波電流を発生する水平偏向出力トランジスタ部１７
は，ＰチャネルＦＥＴ部１３およびＮチャネルＦＥＴ部
１４のスイッチングによって生じた電流信号が入力され
スイッチングするトランジスタＱ４と，トランジスタＱ
４のスイッチング動作に従い充放電するキャパシタＣ３
と，キャパシタＣ３の充放電電流をダンピングするダン
パダイオードＤ３から構成されている。
よりスイッチングするＰチャネルＦＥＴ部１３およびＮ
チャネルＦＥＴ部１４のターンオンによって水平のこぎ
り波電流を発生する水平偏向出力トランジスタ部１７
は，ＰチャネルＦＥＴ部１３およびＮチャネルＦＥＴ部
１４のスイッチングによって生じた電流信号が入力され
スイッチングするトランジスタＱ４と，トランジスタＱ
４のスイッチング動作に従い充放電するキャパシタＣ３
と，キャパシタＣ３の充放電電流をダンピングするダン
パダイオードＤ３から構成されている。
【００３５】以上のような構成を有する水平偏向ドライ
ブ回路１の動作を説明する。一定周期を有する発振信号
を発生する発振素子１１からローレベル発振パルスが出
力されれると出力されたローレベル発振パルスは，ベー
スドライブ電流供給部１２に入力される。ベースドライ
ブ電流供給部１２は，入力されたローレベル発振パルス
をキャパシタＣ１によってカップリングしてトランジス
タＱ１のベース端に印加する。トランジスタＱ１のコレ
クタ端に供給される直流電圧Ｖｃｃは，抵抗Ｒ２を介し
て固定されたバイアスを形成することになる。
ブ回路１の動作を説明する。一定周期を有する発振信号
を発生する発振素子１１からローレベル発振パルスが出
力されれると出力されたローレベル発振パルスは，ベー
スドライブ電流供給部１２に入力される。ベースドライ
ブ電流供給部１２は，入力されたローレベル発振パルス
をキャパシタＣ１によってカップリングしてトランジス
タＱ１のベース端に印加する。トランジスタＱ１のコレ
クタ端に供給される直流電圧Ｖｃｃは，抵抗Ｒ２を介し
て固定されたバイアスを形成することになる。
【００３６】抵抗Ｒ２を介して印加される直流電圧Ｖｃ
ｃは，キャパシタＣ１を通して印加されたローレベル発
振パルスと重畳されトランジスタＱ１のベース端に印加
される。ローレベル発振パルスがベース端に印加された
トランジスタＱ１は，ターンオンされる。また，抵抗Ｒ
３はエミッタ端負荷として使用される。
ｃは，キャパシタＣ１を通して印加されたローレベル発
振パルスと重畳されトランジスタＱ１のベース端に印加
される。ローレベル発振パルスがベース端に印加された
トランジスタＱ１は，ターンオンされる。また，抵抗Ｒ
３はエミッタ端負荷として使用される。
【００３７】トランジスタＱ１がターンオンすることに
よって，ドライブトランス１５のコイルＬ１とＰチャネ
ルＦＥＴ部１３の抵抗Ｒ４を介して電界効果型トランジ
スタＱ２のドレイン端には所定の電流が供給される。ま
た，電界効果型トランジスタＱ２のゲート端には，発振
素子１１から出力され，キャパシタＣ２によってカップ
リングされたローレベル発振パルスが印加される。な
お，ダイオードＤ１は，ローレベル発振パルスに生じた
雑音を取り除く機能を有するものである。
よって，ドライブトランス１５のコイルＬ１とＰチャネ
ルＦＥＴ部１３の抵抗Ｒ４を介して電界効果型トランジ
スタＱ２のドレイン端には所定の電流が供給される。ま
た，電界効果型トランジスタＱ２のゲート端には，発振
素子１１から出力され，キャパシタＣ２によってカップ
リングされたローレベル発振パルスが印加される。な
お，ダイオードＤ１は，ローレベル発振パルスに生じた
雑音を取り除く機能を有するものである。
【００３８】ゲート端にローレベル発振パルスが印加さ
れると電界効果型トランジスタＱ２は，ターンオンす
る。この電界効果型トランジスタＱ２のターンオン動作
とともに，ドライブトランス１５のコイルＬ４によって
コイルＬ１にエネルギーが誘導される。そして，コイル
Ｌ１にエネルギーが誘導されることによって水平偏向ト
ランジスタ部１７のトランジスタＱ４のベース端にはハ
イレベルのドライブパルスが印加され，トランジスタＱ
４はターンオンする。すなわち，偏向電流の自体電流に
よってトランジスタＱ４はターンオンすることになる。
れると電界効果型トランジスタＱ２は，ターンオンす
る。この電界効果型トランジスタＱ２のターンオン動作
とともに，ドライブトランス１５のコイルＬ４によって
コイルＬ１にエネルギーが誘導される。そして，コイル
Ｌ１にエネルギーが誘導されることによって水平偏向ト
ランジスタ部１７のトランジスタＱ４のベース端にはハ
イレベルのドライブパルスが印加され，トランジスタＱ
４はターンオンする。すなわち，偏向電流の自体電流に
よってトランジスタＱ４はターンオンすることになる。
【００３９】水平偏向トランジスタ部１７のトランジス
タＱ４がターンオンすれば，偏向電流供給源１６から供
給される偏向電流Ｂ＋は，コイルＬ５を介してトランジ
スタＱ４のコレクタ端に入力される。そして，Ｈ−ＤＹ
の大きなインダクタンスによりコレクタ電流は，経時的
に直線的に増加する。この際キャパシタＣ３には，電流
が流れ込み充電されることになる。
タＱ４がターンオンすれば，偏向電流供給源１６から供
給される偏向電流Ｂ＋は，コイルＬ５を介してトランジ
スタＱ４のコレクタ端に入力される。そして，Ｈ−ＤＹ
の大きなインダクタンスによりコレクタ電流は，経時的
に直線的に増加する。この際キャパシタＣ３には，電流
が流れ込み充電されることになる。
【００４０】一方，発振素子１１から出力されるハイレ
ベル発振パルスは，ＮチャネルＦＥＴ部１４に入力され
る。このハイレベル発振パルスは，抵抗Ｒ７，Ｒ８によ
って分圧され，電界効果型トランジスタＱ３のゲート端
に印加される。
ベル発振パルスは，ＮチャネルＦＥＴ部１４に入力され
る。このハイレベル発振パルスは，抵抗Ｒ７，Ｒ８によ
って分圧され，電界効果型トランジスタＱ３のゲート端
に印加される。
【００４１】電界効果型トランジスタＱ３のドレイン端
には，ドライブトランス１５のコイルＬ４に流れる電流
によってコイルＬ３に誘導された電流が入力される。そ
して，ゲート端に入力されるハイレベル発振パルスによ
って電解効果トランジスタＱ３がターンオンするとコイ
ルＬ４により誘導されたエネルギーがコイルＬ２および
コイルＬ３に誘導されることになる。すなわち，ドライ
ブトランス１５のコイルＬ２およびコイルＬ３に誘導さ
れた電流は，電界効果型トランジスタＱ３のドレイ端か
らソース端に流れることになる。
には，ドライブトランス１５のコイルＬ４に流れる電流
によってコイルＬ３に誘導された電流が入力される。そ
して，ゲート端に入力されるハイレベル発振パルスによ
って電解効果トランジスタＱ３がターンオンするとコイ
ルＬ４により誘導されたエネルギーがコイルＬ２および
コイルＬ３に誘導されることになる。すなわち，ドライ
ブトランス１５のコイルＬ２およびコイルＬ３に誘導さ
れた電流は，電界効果型トランジスタＱ３のドレイ端か
らソース端に流れることになる。
【００４２】このときベースドライブ電流供給部１２の
トランジスタＱ１とＰチャネルＦＥＴ部１３の電界効果
型トランジスタＱ２はオフとなる。したがってドライブ
トランス１５のコイルＬ４に流れる偏向電流は，Ｎチャ
ネルＦＥＴ部１４の電界効果型トランジスタＱ３に流れ
ることになり，水平偏向トランジスタ部１７のトランジ
スタＱ４は，ベース端にローレベルの電流が印加される
ためオフ状態となる。
トランジスタＱ１とＰチャネルＦＥＴ部１３の電界効果
型トランジスタＱ２はオフとなる。したがってドライブ
トランス１５のコイルＬ４に流れる偏向電流は，Ｎチャ
ネルＦＥＴ部１４の電界効果型トランジスタＱ３に流れ
ることになり，水平偏向トランジスタ部１７のトランジ
スタＱ４は，ベース端にローレベルの電流が印加される
ためオフ状態となる。
【００４３】トランジスタＱ４のベース端にローレベル
の電流が流れることによって水平偏向トランジスタ部１
７のＨ−ＤＹのインダクタンスとキャパシタＣ３の並列
容量との共振によりトランジスタＱ４のコレクタ端に大
きな負電圧が発生することになる。かかる負電圧の発生
によってダンパダイオードＤ３が導通状態となり，のこ
ぎり波電流がＨ−ＤＹに流れることになる。
の電流が流れることによって水平偏向トランジスタ部１
７のＨ−ＤＹのインダクタンスとキャパシタＣ３の並列
容量との共振によりトランジスタＱ４のコレクタ端に大
きな負電圧が発生することになる。かかる負電圧の発生
によってダンパダイオードＤ３が導通状態となり，のこ
ぎり波電流がＨ−ＤＹに流れることになる。
【００４４】なお，コイルＬ５はチョークコイルとして
使用され，キャパシタＣ４は，Ｈ−ＤＹに流れる水平の
こぎり波電流を補正することになる。また，トランジス
タＱ４のスイッチングにより発生した水平出力電圧は，
高電圧のソースとして使用される。
使用され，キャパシタＣ４は，Ｈ−ＤＹに流れる水平の
こぎり波電流を補正することになる。また，トランジス
タＱ４のスイッチングにより発生した水平出力電圧は，
高電圧のソースとして使用される。
【００４５】このように，ベースドライブ電流供給部１
２のトランジスタＱ１のコレクタ端の波形と水平偏向ト
ランジスタ部１７のトランジスタＱ４の入力端および出
力端の出力波形を図３に示す。
２のトランジスタＱ１のコレクタ端の波形と水平偏向ト
ランジスタ部１７のトランジスタＱ４の入力端および出
力端の出力波形を図３に示す。
【００４６】図３は図２に示した各回路部の入出力信号
の波形図である。波形（Ａ）は，発振素子１１から出力
される発振パルスの波形である。波形（Ｂ）は，ベース
ドライブ電流供給部１２に備えられたトランジスタＱ１
のスイッチングによるコレクタ端の電流波形であって，
波形（Ａ）の発振パルスで立ち上がりエッジトリガによ
って発生する。波形（Ｃ）は，水平偏向トランジスタ部
１７に備えられたトランジスタＱ４のベース端に対し
て，発振素子１１から出力される発振パルスの立ち下が
りエッジトリガに同期して印加される電流信号の波形で
ある。トランジスタＱ４のベース端に印加される電流信
号は，波形（Ｂ）の立ち下がりエッジトリガに同期して
下がり始める。この場合，偏向電流による自体バイアス
が用いられるように構成されているため，コレクタ端と
ベース端に電流が流れ続け，ストレージタイム（ｔ）が
最小限に短縮されることになる。
の波形図である。波形（Ａ）は，発振素子１１から出力
される発振パルスの波形である。波形（Ｂ）は，ベース
ドライブ電流供給部１２に備えられたトランジスタＱ１
のスイッチングによるコレクタ端の電流波形であって，
波形（Ａ）の発振パルスで立ち上がりエッジトリガによ
って発生する。波形（Ｃ）は，水平偏向トランジスタ部
１７に備えられたトランジスタＱ４のベース端に対し
て，発振素子１１から出力される発振パルスの立ち下が
りエッジトリガに同期して印加される電流信号の波形で
ある。トランジスタＱ４のベース端に印加される電流信
号は，波形（Ｂ）の立ち下がりエッジトリガに同期して
下がり始める。この場合，偏向電流による自体バイアス
が用いられるように構成されているため，コレクタ端と
ベース端に電流が流れ続け，ストレージタイム（ｔ）が
最小限に短縮されることになる。
【００４７】ストレージタイム（ｔ）が最小となるよう
にトランジスタＱ４のベース端に電流が入力されるため
トランジスタＱ４のコレクタ電流には波形（Ｄ）のよう
にテーリング(ｔａｉｌｉｎｇ）がなくなる。したがっ
て，トランジスタＱ４は，熱ランウェイ（ｔｈｅｒｍａ
ｌ ｒｕｎｗａｙ）が回避されスイッチング損失が低減
される。
にトランジスタＱ４のベース端に電流が入力されるため
トランジスタＱ４のコレクタ電流には波形（Ｄ）のよう
にテーリング(ｔａｉｌｉｎｇ）がなくなる。したがっ
て，トランジスタＱ４は，熱ランウェイ（ｔｈｅｒｍａ
ｌ ｒｕｎｗａｙ）が回避されスイッチング損失が低減
される。
【００４８】
【発明の効果】以上述べたように，本発明によれば，水
平偏向トランジスタ部のトランジスタに安定したベース
ドライブが供給されることになるため，水平周波数変化
によるスイッチングおよびストレージ損失による熱損失
が最小化され，ディスプレイ装置の動作が安定化する。
平偏向トランジスタ部のトランジスタに安定したベース
ドライブが供給されることになるため，水平周波数変化
によるスイッチングおよびストレージ損失による熱損失
が最小化され，ディスプレイ装置の動作が安定化する。
【図１】本発明の実施の形態にかかる水平偏向ドライブ
回路および水平出力回路のブロック図である。
回路および水平出力回路のブロック図である。
【図２】図１の回路ブロックの詳細な回路図である。
【図３】図２の各回路部の入出力信号を示す波形図であ
る。
る。
【図４】従来のディスプレイ装置の内部回路を示したブ
ロック図である。
ロック図である。
【図５】図４のディスプレイ装置に備えられた水平偏向
ドライブ回路および水平出力回路の詳細なブロック図で
ある。
ドライブ回路および水平出力回路の詳細なブロック図で
ある。
１ 水平偏向ドライブ回路 ３ 水平出力回路 １２ ベースドライブ電流供給部 １３ ＰチャネルＦＥＴ部 １４ ＮチャネルＦＥＴ部 １５ ドライブトランス １６ 偏向電流供給源 １７ 水平偏向トランジスタ部 Ｑ１ トランジスタ Ｑ２ 電界効果型トランジスタ Ｑ３ 電界効果型トランジスタ Ｌ１ コイル Ｌ２ コイル Ｌ３ コイル Ｌ４ コイル
Claims (5)
- 【請求項１】 ローレベルにある発振パルスによってス
イッチング動作するベースドライブ電流供給部と；ロー
レベルにある前記発振パルスによってスイッチング動作
し，前記ベースドライブ電流供給部から出力される電流
を制御するＰチャネルＦＥＴ部と；ハイレベルにある前
記発振パルスによってスイッチング動作し，前記ベース
ドライブ電流供給部から出力される電流を制御するＮチ
ャネルＦＥＴ部と；前記ＰチャネルＦＥＴ部が制御する
電流または前記ＮチャネルＦＥＴ部が制御する電流によ
って偏向電流供給源から出力される偏向電流を誘導する
ドライブトランスと；を備えたことを特徴とする水平偏
向ドライブ回路。 - 【請求項２】 前記ベースドライブ電流供給部は，ロー
レベルにある前記発振パルスに制御されスイッチング動
作するトランジスタを備えたことを特徴とする請求項１
に記載の水平偏向ドライブ回路。 - 【請求項３】 前記ＰチャネルＦＥＴ部は，ローレベル
にある前記発振パルスに制御されスイッチング動作する
電界効果型トランジスタを備えたことを特徴とする請求
項１または２に記載の水平偏向ドライブ回路。 - 【請求項４】 前記ＮチャネルＦＥＴ部は，ハイレベル
にある前記発振パルスに制御されスイッチング動作する
電界効果型トランジスタを備えたことを特徴とする請求
項１，２，または３のいずれかに記載の水平偏向ドライ
ブ回路。 - 【請求項５】 前記ドライブトランスは，前記偏向電流
が供給される２次側コイルと；前記ＰチャネルＦＥＴ部
が制御する電流が供給される第１の１次側コイルと；前
記ＮチャネルＦＥＴ部が制御する電流が供給される第２
の１次側コイルと；を備えたことを特徴とする請求項
１，２，３，または４のいずれかに記載の水平偏向ドラ
イブ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970020948A KR100242842B1 (ko) | 1997-05-27 | 1997-05-27 | 복수의 fet를 이용한 수평편향 드라이브 회로 |
| KR1997P20948 | 1997-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1155542A true JPH1155542A (ja) | 1999-02-26 |
| JP3248873B2 JP3248873B2 (ja) | 2002-01-21 |
Family
ID=19507285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14638698A Expired - Fee Related JP3248873B2 (ja) | 1997-05-27 | 1998-05-27 | 水平偏向ドライブ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6081079A (ja) |
| JP (1) | JP3248873B2 (ja) |
| KR (1) | KR100242842B1 (ja) |
| TW (1) | TW373392B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200244058Y1 (ko) * | 1998-02-26 | 2001-09-29 | 윤종용 | 수평편향 회로의 방전회로 |
| JP2000307887A (ja) * | 1999-04-16 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 偏向装置 |
| US6323606B1 (en) * | 2000-12-27 | 2001-11-27 | Philips Electronics North America Corporation | Monitor deflection circuit |
| JP4814769B2 (ja) * | 2006-11-29 | 2011-11-16 | 日本オプネクスト株式会社 | 光送信器 |
| US10957679B2 (en) | 2017-08-08 | 2021-03-23 | iCometrue Company Ltd. | Logic drive based on standardized commodity programmable logic semiconductor IC chips |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470291A (ja) * | 1990-07-11 | 1992-03-05 | Sony Corp | 陰極線管補正回路 |
| KR0177105B1 (ko) * | 1995-12-18 | 1999-05-01 | 김광호 | 대 전력 수평 드라이브 회로 |
| KR100202313B1 (ko) * | 1996-03-28 | 1999-06-15 | 김광호 | 고압 안정화 회로 |
-
1997
- 1997-05-27 KR KR1019970020948A patent/KR100242842B1/ko not_active IP Right Cessation
-
1998
- 1998-05-27 TW TW087108275A patent/TW373392B/zh active
- 1998-05-27 US US09/085,225 patent/US6081079A/en not_active Expired - Fee Related
- 1998-05-27 JP JP14638698A patent/JP3248873B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980085008A (ko) | 1998-12-05 |
| KR100242842B1 (ko) | 2000-02-01 |
| TW373392B (en) | 1999-11-01 |
| JP3248873B2 (ja) | 2002-01-21 |
| US6081079A (en) | 2000-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631923B2 (ja) | 映像信号表示システム用偏向回路 | |
| JP3248873B2 (ja) | 水平偏向ドライブ回路 | |
| KR100587543B1 (ko) | 다중 주사 주파수에서 작동하는 편향 회로용 전원 공급 장치 | |
| KR100242839B1 (ko) | 디스플레이 모니터의 상조정 회로 | |
| KR200160532Y1 (ko) | 파워 1차측의 전원공급 장치 | |
| KR19980051598A (ko) | 듀티(Duty)변경 회로 | |
| JP2606295Y2 (ja) | 水平偏向回路 | |
| KR200224873Y1 (ko) | 수평편향회로의 에스자 직선성 보정회로 | |
| US6686929B2 (en) | Broadband switching drive compensating circuit for a video display device | |
| KR100490341B1 (ko) | 트랜지스터를 이용한 에스 보정회로 | |
| KR0173269B1 (ko) | 동기신호 발생장치 | |
| KR200296043Y1 (ko) | 수평편향회로의 에스자 직선성 보정회로 | |
| KR100260886B1 (ko) | 수평편향회로의 에스자 직선성 보정회로 | |
| JPH06233148A (ja) | 高圧安定化回路 | |
| KR100242837B1 (ko) | 수직 편향 제어 회로 | |
| JP3339294B2 (ja) | 水平偏向高圧発生回路 | |
| KR19990003853A (ko) | 다중 모드 모니터의 수평 편향 회로 | |
| JPH089185A (ja) | 水平サイズ設定回路 | |
| JP2522293Y2 (ja) | 垂直偏向回路 | |
| KR19990034336A (ko) | 다중 모드 모니터의 수평 출력 트랜지스터 보호 회로 | |
| KR19990037258U (ko) | 디스플레이 장치의 수평 편향 회로 | |
| KR19990037259U (ko) | 디스플레이 장치의 수평 편향 회로 | |
| KR19980060005U (ko) | 모니터 냉각 장치 | |
| JPS63226174A (ja) | 水平偏向高圧回路 | |
| KR20000001357U (ko) | 전원트랜스를 이용한 전압 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |