KR19980085008A - 복수의 fet를 이용한 수평편향 드라이브 회로 - Google Patents

복수의 fet를 이용한 수평편향 드라이브 회로 Download PDF

Info

Publication number
KR19980085008A
KR19980085008A KR1019970020948A KR19970020948A KR19980085008A KR 19980085008 A KR19980085008 A KR 19980085008A KR 1019970020948 A KR1019970020948 A KR 1019970020948A KR 19970020948 A KR19970020948 A KR 19970020948A KR 19980085008 A KR19980085008 A KR 19980085008A
Authority
KR
South Korea
Prior art keywords
output
current
switching
transistor
horizontal
Prior art date
Application number
KR1019970020948A
Other languages
English (en)
Other versions
KR100242842B1 (ko
Inventor
이수찬
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970020948A priority Critical patent/KR100242842B1/ko
Priority to US09/085,225 priority patent/US6081079A/en
Priority to JP14638698A priority patent/JP3248873B2/ja
Priority to TW087108275A priority patent/TW373392B/zh
Publication of KR19980085008A publication Critical patent/KR19980085008A/ko
Application granted granted Critical
Publication of KR100242842B1 publication Critical patent/KR100242842B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04—Deflection circuits ; Constructional details not otherwise provided for

Abstract

본 발명은 복수의 FET를 이용한 수평편향 드라이브 회로에 관한 것으로, 발진소자로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받아 스위칭(Switching)하는 베이스 드라이브 전류 공급부와, 발진소자로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받고 상기 베이스 드라이브 전류 공급부로부터 출력되는 전류를 인가 받아 스위칭하는 P채널 FET부와, 발진소자로부터 출력되는 하이 레벨(High level) 발진펄스를 인가 받아 스위칭하는 N채널 FET부와, 상기 베이스 드라이브 전류 공급원으로부터 출력되는 전류를 인가 받아 스위칭하는 상기 P채널 FET부와 상기 N채널 FET부의 스위칭 동작에 따라 편향 전류 공급원으로부터 공급되는 전류를 유도하는 드라이브 트랜스를 구성하여, 수평 출력 트랜지스터부의 트랜지스터에 안정된 베이스 드라이브(Base drive)를 공급하여 수평 주파수 변화에 의한 스위칭 및 스토리지(Storage) 로스(Loss)에 따른 디스플레이 장치의 불안정한 동작을 안정되게 하는 효과가 있다.

Description

복수의 FET를 이용한 수평편향 드라이브 회로
본 발명은 복수의 FET를 이용한 수평편향 드라이브 회로에 관한 것으로, 특히 동작 속도가 빠른 전계효과 트랜지스터(Field effect transistor; 이하 FET라 칭함)를 사용하여 저주파수와 고주파수 간 드라이브(Drive) 조건의 불균형을 보완하기 위한 복수의 FET를 이용한 수평편향 드라이브 회로에 관한 것이다.
일반적으로 디스플레이 모니터는 호스트(Host) 컴퓨터 또는 개인용 컴퓨터(Personal computer; 이하 PC라 약칭함)에서 발생된 영상신호를 가시상으로 표시하게 된다. 영상신호를 표시하기 위해서 디스플레이 모니터에서는 음극선관의 전자총에서 전자 에너지를 갖는 빔을 발사하고, 발사된 빔은 편향 코일을 편향 동작을 통해 형광체에 충돌시켜 영상신호를 표시하게 된다.
이러한 동작을 통해서 영상신호를 표시하는 종래의 디스플레이 모니터를 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 1은 종래의 디스플레이 장치의 내부 회로를 도시한 블럭도이다. 도시된 바와 같이, 호스트 컴퓨터(100)는 키보드 신호를 인가 받아 처리하고 처리된 결과에 따른 데이터를 발생하여 출력하는 CPU(110)와, 상기 CPU(110)로부터 출력되는 데이터를 인가 받아 영상신호(R,G,B)로 처리하여 출력하고 출력되는 영상신호(R,G,B)를 동기시키기 위한 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 출력하는 비디오 카드(120)로 구성되어 있다.
상기 호스트 컴퓨터(100) 내에 있는 비디오 카드(120)로부터 출력되는 영상신호(R,G,B) 및 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 디스플레이 장치(200)는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받아 해상도를 판별하는 마이콤(210)과, 디스플레이 장치 화면을 제어하기 위한 화면 제어 신호를 발생하고 발생된 모니터 화면 제어 신호를 출력하는 제어 버튼(Button)부(220)와, 상기 마이콤(210)으로부터 출력되는 모니터 화면 제어 신호와 기준 발진 신호를 인가 받아 라스터(Raster)를 동기시키는 수평 및 수직 출력 회로부(230)와, 상기 비디오 카드(120)로부터 출력되는 영상신호(R,G,B)를 인가 받아 증폭하여 표시하는 비디오 회로부(240)와, 상기 마이콤(210)과 상기 수평 및 수직 출력 회로부(230)와 상기 영상신호 처리부(240)로 구동 전압을 공급하는 전원 회로부(250)로 되어 있다.
이와 같은 구성을 가진 디스플레이 장치(200) 내부의 각 블럭을 더욱 상세히 살펴보면 다음과 같다.
호스트 컴퓨터(100)의 비디오 카드(120)로부터 출력되는 수평 동기 신호(H-SYNC)와 수직 동기 신호(V-SYNC)를 각종 화면 제어 데이터를 저장하고 있는 마이콤(210)에서 인가 받는다. 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)를 인가 받은 마이콤(210)은 제어 버튼(Button)부(220)에서 인가되는 화면 제어 신호에 따라 화면에 표시되는 상을 조정하는 상 조정 신호와 기준 발진 신호를 출력하게 된다.
마이콤(210)으로부터 출력되는 상 조정 신호와 기준 발진 신호를 인가 받은 수평 및 수직 발진 신호 처리기(230-1)는 비디오 카드(120)로부터 인가되는 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)에 따라 톱니파 발생 회로의 온/오프 동작의 스위칭 속도를 제어하기 위한 수직 펄스를 수직 드라이브 회로(230-2)로 인가하게 된다.
수직 펄스를 인가 받은 수직 드라이브(Drive) 회로(230-2)는 일반적으로 1단의 수직 증폭형이 많이 사용되며, 트랜지스터의 베이스단에 입력을 가하고 에미터단에서 출력 전압을 꺼내는 에미터 팔로우(Emitter Follower)형이 많이 사용된다. 따라서, 이득보다는 직선성 개선의 동작을 한다.
수직 드라이브 회로(230-2)로부터 출력되는 전류 신호를 인가 받은 수직 출력 회로(230-3)는 V-DY(230-4)를 통해 흐르는 수직 동기 펄스에 부합된 톱니파 전류를 만들게 되고, 그에 따라 수직 주사 주기가 결정된다.
또한, 수평 및 수직 발진 신호 처리기(230-1)로부터 출력되는 수평 발진 신호를 수평 드라이브 회로(230-5)에서 인가 받는다. 수평 발진 신호를 인가 받은 수평 드라이브 회로(230-5)는 수평 출력 회로(230-6)를 온/오프 시키기 위한 충분한 전류를 공급하게 된다. 이러한 수평 드라이브 회로(230-6)는 드라이브단이 온일 때 출력단도 온이 되는 동위상(동극성) 방식과, 현재 많이 사용되는 드라이브단이 온일 때 출력단은 오프 되는 역위상(역극성) 방식이 있다.
이러한 특성을 갖는 수평 드라이브 회로(230-5)로부터 출력되는 전류를 인가 받은 수평 출력 회로(230-6)는 H-DY(230-7)에 톱니파 전류를 발생하게 된다. 이러한 톱니파 전류에 의해 수평 주사 주기가 결정된다.
안정된 직류(DC) 전압을 음극선관(Cathode Ray Tube; 이하 CRT라 칭함)(240-3)의 애노드(Anode)에 공급하기 위해 플라이백 트랜스포머(Flyback Transformer; 이하 FBT라 칭함)(230-9)를 통해 귀선 콜렉터를 이용하고, 누설 인덕턴스와 고압 회로(230-8)의 분포 용량에 의한 고조파를 이용하여, 콜렉터 펄스가 작아도 큰 고압을 발생하여 CRT(240-4)의 애노드(Anode) 단자(240-4-1)에 인가하게 되다. 고압을 인가 받은 애노드(Anode) 단자(240-4-1)는 CRT(240-4)의 애노드(Anode)면에 고압을 형성하게 된다.
한편, 영상신호 처리부(240)는 마이콤(210)에서 화면 제어에 따른 OSD 데이터를 OSD부(240-1)에서 인가 받아 OSD 이득 신호를 출력하게 된다. 이러한 OSD부(240-1)로부터 출력되는 OSD 이득 신호와 비디오 카드(120)로부터 인가되는 영상신호(R,G,B)는 비디오 프리 앰프(240-2)에서 인가 받는다. OSD 이득 신호와 영상신호(R,G,B)를 인가 받은, 비디오 프리 앰프(240-2)는 저전압 증폭기로 낮은 영상신호(R,G,B)를 증폭시켜 일정한 전압 수준을 유지하게 된다.
가령 예를 들어, 1 피크 대 피크 전압(Peak to peak voltage; 이하 VPP로 표시함) 미만의 신호를 4 ∼ 6VPP의 신호로 증폭시킨다. 이와 같이 4 ∼ 6VPP의 신호로 증폭 된 것을 비디오 메인 앰프(240-3)는 40 ∼ 60VPP의 신호로 증폭하여 각 화소에 에너지를 공급하게 된다. 이와 같이 비디오 메인 앰프(240-3)에서 증폭된 영상신호는 CRT(240-4)의 캐소드(Cathode)에 인가되어 전자빔으로 변환되어 화면을 통해 영상신호(R,G,B)에 따른 상을 표시한다.
또한, OSD가 선택되는 경우에는 비디오 프리 앰프(240-2)에서 OSD가 선택되어 일정 레벨로 증폭된 후 비디오 메인 앰프(240-3)에서 최종 증폭되어 CRT(240-4)의 화면에 OSD 데이터를 표시하게 된다. CRT(240-4)에 표시되는 OSD 데이터를 사용함으로써, 디스플레이 장치(200)의 사용자에게 디스플레이 장치(200)의 기능 또는 정보를 제공하게 된다.
이와 같이, 비디오 메인 앰프(240-3)에서 증폭된 영상신호(R,G,B) 및 OSD 이득신호는 CRT(240-4)의 애노드(Anode)면에 형성된 고압에 의해 휘도가 조절되어 가시상으로 표시된다.
이러한 디스플레이 장치 화면을 통해 영상신호(R,G,B)를 표시하기 위한 구동 전압을 공급하는 전원 회로부(250)는, 상용 교류를 입력받는 교류(Alternative Current; 이하 AC라 칭함) 입력단(250-1)을 통해 교류를 입력받는다. AC 입력단(250-1)을 통해 공급되는 AC를 입력받은 디가우징 코일(250-2)은 화면의 색 순도가 지자계 또는 외부 조건에 의해 발생되는 색상의 번짐 상태를 원래의 색상으로 회복시키는 동작을 한다.
예를 들어, 디가우징 코일(250-2)에 순간적으로 2-8초 동안 AC를 가하면, 디스플레이 장치(200) 내에 있는 새도우 마스크(Shadow Mask)에 형성된 DC 성분의 자계를 흐트리게 된다.
새도우 마스크(Shadow Mask)에 형성된 DC 성분의 자계를 흐트리게 됨으로써, 전자빔의 편향 동작시 DC 성분의 자계로 인해 형광체에 정확하게 편향동작을 하지 못함으로 인해 발생되는 색상 번짐을 회복시키게 된다.
또한, 정류기(250-3)를 통해 정류되어 출력되는 직류는 스위칭 트랜스(250-4)로 인가된다. 직류를 인가 받는 스위칭 트랜스(250-4)는 스위칭 동작을 하여 전압 레귤레이터(Regulator)(250-5)를 통해 디스플레이 장치(200) 내에 필요로 하는 각종 구동 전압을 공급하게 된다. 이 때 펄스 폭 변조(Pulse Width Modulation; 이하 PWM) IC(250-6)는 스위칭 트랜스(250-4)의 온/오프 동작을 제어하여 출력 전압을 안정시키게 된다.
마이콤(210)은 수평 동기 신호(H-SYNC) 및 수직 동기 신호(V-SYNC)의 감지 여부에 따라 파워 오프(Power off) 모드 및 서스팬드(Suspend)모드 등의 VESA 규격에 따른 디스플레이 파워 관리 신호(Display power manegement signalling; 이하 DPMS라 약칭함) 모드를 실행하여 디스플레이 장치(200) 내에서 소비되는 전력을 절감하게 된다
이러한 종래의 디스플레이 모니터(200)에서 수평 드라이브 회로(230-5) 및 수평 출력 회로(230-6)를 첨부된 도면을 이용하여 보다 상세하게 설명하면 다음과 같다.
도 2는 도 1에 도시된 수평 드라이브 및 수평 출력 회로의 상세 블럭도이다. 도시된 바와 같이, 마이콤(210; 도 1에 도시됨)으로부터 출력되는 기준 발진 신호를 인가 받은 수평 및 수직 발진 회로(230-1) 내의 수평 발진 회로(230-1a)는 인가된 기준 발진 신호의 주기에 따라 수평 발진 펄스를 출력하게 된다.
수평 발진 회로(230-1a)로부터 출력되는 수평 발진 펄스를 인가 받은 수평 베이스 드라이브 회로(230-5)는, 인가된 수평 발진 펄스에 수평 편향 회로(230-6) 내의 수평 편향 트랜지스터(230-6b)를 온/오프시키기 위한 충분한 전류를 발생시켜 수평 드라이브 펄스를 출력하게 된다.
한편, 전압 레귤레이터(250-5)로부터 공급되는 직류전류는 편향전류공급 회로(250-6a)에서 인가 받아 편향 전류를 발생하게 된다. 발생된 편향 전류는 수평 편향 회로(230-6) 내의 수평 편향 TR(230-6b)에서 인가 받는다. 편향전류공급 회로(230-6a)로부터 공급되는 편향 전류를 인가 받은 수평 편향 트랜지스터(230-6b)는 수평 베이스 드라이브 회로(230-5)로부터 공급되는 수평 드라이브 펄스를 인가 받아 온/오프 동작을 하게 된다.
수평 편향 트랜지스터(230-6b)의 온/오프에 따라 수평 편향 요크(H-DY; 230-7)에는 수평 편향 톱니파 전류가 발생하고 발생된 수평 톱니파 전류에 의해 CRT(240-4; 도 1에 도시됨)로 인가되는 영상 신호(R,G,B)를 편향시키게 된다. 즉, 영상 신호(R,G,B)를 CRT(240-4)의 화면에 가시상으로 표시하기 위해 영상 신호(R,G,B)에 따른 전자빔을 수직 편향 요크(H-DY; 230-7)에서 발생된 수평 톱니파 전류에 따라 편향시켜 CRT(240-4) 화면에 가시상으로 표시하게 된다.
이러한 종래의 수평 베이스 드라이브 회로(230-5)는 다중 동기 모드(Mode)와 단일 동기 모드(Mode)를 이용하는 방식이 있다.
이 모드 중에서 다중 동기 모드에서 전계효과 또는, 바이폴라(Bipolar) 접합 트랜지스터 중에 하나만 사용하여 다중 동기 모드에 따라 각각의 수평 편향을 만족시켜야 한다. 이러한 이유로 인해서 다중 동기 모드에서 각 수평 주파수에 맞는 베이스 드라이브(Base drive)를 만족하기 위해서 수평 베이스 드라이브 회로 구성시 구성되는 부품이 과다하게 소요되는 등의 부적합한 요인이 발생하게 된다.
또한, 단일 동기 모드에서 저주파수와 고주파수간 드라이브(Drive) 조건이 일치되지 않은 경우에는 수평 베이스 드라이브 회로 내의 FET 또는 BJT의 스위칭 로스(Loss)가 발생하게 된다. 또한, 드라이브 조건의 불일치로 인해서 FET 또는 BJT에서 열이 발생하고 발생된 열을 방출하기 위한 방열체(Heatsink)가 커지는 문제점이 있다.
따라서, 본 발명은 전술한 문제점을 해결하기 위해서 수평 베이스 드라이브 회로에서 복수의 FET를 사용하녀 저주파와 고주파간 드라이브(Drive) 조건의 불균형을 보완하여 스위칭 로스(Loss) 및 열의 발생을 최소하기 위한 복수의 FET를 이용한 수평편향 드라이브 회로를 제공하는 것을 목적으로 한다.
이러한 목적을 갖는 본 발명은, 발진소자로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받아 스위칭(Switching)하는 베이스 드라이브 전류 공급부와, 발진소자로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받고 상기 베이스 드라이브 전류 공급부로부터 출력되는 전류를 인가 받아 스위칭하는 P채널 FET부와, 발진소자로부터 출력되는 하이 레벨(High level) 발진펄스를 인가 받아 스위칭하는 N채널 FET부와, 상기 베이스 드라이브 전류 공급원으로부터 출력되는 전류를 인가 받아 스위칭하는 상기 P채널 FET부와 상기 N채널 FET부의 스위칭 동작에 따라 편향 전류 공급원으로부터 공급되는 전류를 유도하는 드라이브 트랜스로 구성됨을 특징으로 한다.
도 1은 종래의 디스플레이 모니터의 내부 회로를 도시한 블럭도,
도 2는 도 1에 도시된 수평 드라이브 및 수평 출력 회로의 상세 블럭도,
도 3은 본 발명에 따른 수평 드라이브 및 수평 출력 회로의 블럭도,
도 4는 도 3에 도시된 각 회로 블럭의 상세 회로도,
도 5는 도 4에 도시된 각 회로부의 입출력신호에 따른 파형도이다.
이하 본 발명을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 3은 본 발명에 따른 수평 드라이브 및 수평 출력 회로의 블럭도이다. 도시된 바와 같이, 일정한 주기의 발진 펄스를 발생하는 발진소자(11)와, 상기 발진소자(11)로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받아 스위칭(Switching)하는 베이스 드라이브 전류 공급부(12)와, 상기 발진소자(11)로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받고 상기 베이스 드라이브 전류 공급부(12)로부터 출력되는 전류를 인가 받아 스위칭하는 P채널 FET부(13)와, 상기 발진소자(11)로부터 출력되는 하이 레벨(High level) 발진펄스를 인가 받아 스위칭하는 N채널 FET부(14)와, 상기 베이스 드라이브 전류 공급원(12)으로부터 출력되는 전류를 인가 받아 스위칭하는 상기 P채널 FET부(13)와 상기 N채널 FET부(14)의 스위칭 동작에 따라 편향 전류 공급원(16)으로부터 공급되는 전류를 유도하는 드라이브 트랜스(15)와, 상기 P채널 FET부(13)와 상기 N채널 FET부(14)의 스위칭에 따라 유도작용하는 상기 드라이브 트랜스(15)에 의해 스위칭하여 수평 편향 요크(H-DY)에 수평 톱니파 전류를 발생하는 수평 출력 트랜지스터부(17)로 구성되어 있다.
이와 같은 구성을 첨부된 도 4를 이용하여 보다 상세하게 설명하면 다음과 같다.
도 4는 도 3에 도시된 각 회로 블럭의 상세 회로도이다. 도시된 바와 같이, 베이스 드라이브 전류 공급부(12)는, 상기 발진소자(11)로부터 출력되는 로우 레벨 발진 펄스를 커플링(Coupling)하는 캐패시터(C1)와, 상기 캐패시터(C1)로부터 커플링(Coupling)되어 인가되는 로우 레벨 발진 펄스를 구동전압(VCC)을 분압하는 저항(R1, R2)과, 상기 저항(R1, R2)에 의해 분압되어 인가되는 로우 레벨 발진 펄스를 인가 받아 스위칭하여 턴온(Turn on)되는 트랜지스터(Q1)로 구성되어 있다.
저항(R1, R2)과 트랜지스터(Q1)로 구성된 베이스 드라이브 전류 공급부(12)로부터 공급되는 전류를 인가 받는 P채널 FET부(13)는, 상기 발진소자(11)로부터 출력되는 로우 레벨 발진 펄스를 커플링(Coupling)하는 캐패시터(C2)와, 상기 캐패시터(C2)에 의해 커플링(Coupling)되어 출력되는 로우 레벨 발진 펄스를 인가 받아 분압하는 저항(R5, R6)과, 상기 저항(R5, R6)에 의해 분압되어 인가되는 로우 레벨 발진 펄스와 상기 베이스 드라이브 전류 공급부(12)의 트랜지스터(Q1)의 턴온(Turn on)되어 출력되는 전류를 인가 받아 스위칭하여 턴온(Turn on) 전계 효과 트랜지스터(Q2)로 구성되어 있다.
또한, 발진소자(11)로부터 출력되는 하이 레벨 발진 펄스를 인가 받고 스위칭하여 턴온(Turn on)되는 N채널 FET부(14)는, 상기 발진소자(11)로 출력되는 하이 레벨 발진 펄스를 인가 받아 분압하는 저항(R7, R8)과, 상기 저항(R7, R8)에 의해 분압되어 인가되는 하이 레벨 발진 펄스를 인가 받아 스위칭하여 턴온(Turn on)되는 전계효과 트랜지스터(Q3)로 구성되어 있다.
이와 같은 구성 중에 상기 P채널 FET부(13) 및 상기 N채널 FET부(14)의 스위칭 동작에 따라 에너지를 유도하는 드라이브 트랜스(15)는, 편향전류를 공급받는 코일(L4)과, 상기 P채널 FET부(13)의 전계효과 트랜지스터(Q2)의 스위칭에 의해 턴온(Turn on)됨에 따라 상기 코일(L4)에 의해 유도된 에너지를 인가 받는 코일(L1)과, 상기 N채널 FET부(14)의 전계효과 트랜지스터(Q3)의 스위칭에 의해 턴온(Turn on)됨에 따라 상기 드라이브 트랜스(15)의 코일(L1)에 의해 유도된 에너지를 인가 받는 코일(L2, L3)로 구성되어 있다.
코일(L1, L2, L3, L4)로 구성된 드라이브 트랜스(15)의 에너지 유도에 의해 스위칭하는 P채널 FET부(13) 및 상기 N채널 FET부(14)의 턴온(Turn on) 여부에 따라 수평 톱니파 전류를 발생하는 수평 편향 출력 트랜지스터부(17)는, 상기 P채널 FET부(13) 및 상기 N채널 FET부(14)의 스위칭에 따른 전류 신호를 인가 받아 스위칭하는 트랜지스터(Q4)와, 상기 스위칭 트랜지스터(Q4)의 스위칭 여부에 따라 충방전하는 캐패시터(C3)와, 상기 캐패시터(C3)의 충방전에 따라 댐핑(Damping)하는 댐퍼(Damper) 다이오드(D3)로 구성되어 있다.
이와 같은 구성에 따른 동작을 설명하면 다음과 같다.
일정한 주기를 갖는 발진 신호를 발생하는 발진소자(11)로부터 로우 레벨 발진 펄스이가 출력되면 출력된 로우 레벨 발진 펄스는 베이스 드라이브 전류 공급부(12)에서 인가 받는다. 발진소자(11)로부터 출력되는 로우 레벨 발진 펄스를 인가 받은 베이스 드라이브 전류 공급부(12)는 인가된 로우 레벨 발진 펄스를 캐패시터(C1)를 통해서 커플링(Coupling)하여 트랜지스터(Q1)의 베이스단으로 인가하게 된다. 이 때, 트랜지스터(Q1)의 콜렉터단으로 공급되는 직류전압(VCC)은 저항(R2)을 통해서 고정된 바이어스를 형성하게 된다.
저항(R2)을 통해서 인가되는 직류전압(VCC)은 저항(R1)과 분압된 후 캐패시터(C1)를 통해서 인가된 로우 레벨 발진 펄스와 중첩되어 트랜지스터(Q1)의 베이스단으로 인가하게 된다. 로우 레벨 발진 펄스를 베이스단으로 인가 받은 트랜지스터(Q1) 스위칭하여 턴온(Turn on)된다. 이 때, 저항(R3)은 에미터단 부하로 사용된다.
트랜지스터(Q1)가 턴온(Turn on)이 되면 출력 전류는 드라이브 트랜스(15)의 코일(L1)과 P채널 FET부(13)의 저항(R4)을 통해서 전계효과 트랜지스터(Q2)의 드레인단으로 공급하게 된다. 트랜지스터(Q1)의 에미터단으로 출력되는 출력전류를 드레인단으로 인가 받은 전계효과 트랜지스터(Q2)는 발진소자(11)로부터 출력되는 로우 레벨 발진 펄스를 게이트단으로 인가 받게 된다.
전계효과 트랜지스터(Q2)의 게이트단으로 인가되는 로우 레벨 발진 펄스는 캐패시터(C2)에 의해 커플링(Coupling)되고, 캐패시터(C2)에 의해 커플링(Coupling)된 로우 레벨 발진 펄스는 저항(R5, R6)을 통해서 분압되어 인가된다. 또한, 다이오드(D1)를 통해서 로우 레벨 발진 펄스에서 발생되는 잡음을 제거하게 된다.
이와 같이, 게이트단으로 로우 레벨 발진 펄스를 인가 받고 드레인단으로 전류를 인가 받은 전계효과 트랜지스터(Q2)는 스위칭하여 턴온(Turn on)된다. 전계효과 트랜지스터(Q2)가 턴온(Turn on)됨과 동시에 드라이브 트랜스(15)의 코일(L4)에 의해 코일(L1)로 에너지가 유된다.
드라이브 트랜스(15)의 코일(L4)에 의해 코일(L1)에 에너지가 유도됨에 따라 수평 편향 트랜지스터부(17)의 트랜지스터(Q4)의 베이스단으로는 하이 레벨의 드라이브 펄스가 인가하게 된다. 하이 레벨의 드라이브 펄스를 베이스단으로 인가 받은 트랜지스터(Q4)는 스위칭하여 턴온(Turn on)된다. 즉, 편향 전류의 자체 전류를 이용하여 트랜지스터(Q4)를 턴온(Turn on)시키게 된다.
수평 출력 트랜지스터부(17)의 트랜지스터(Q4)가 턴온(Turn on)되면 편향 전류 공급원(16)으로부터 공급되는 편향전류(B+)는 코일(L5)을 통해서 트랜지스터(Q4)의 콜렉터단으로 흐르게 된다. 트랜지스터(Q4)의 콜렉터단으로 전류가 흐르게 됨에 따라 수평 편향 요크(H-DY)의 큰 인던턴스로 인해 콜렉터 전류는 시간에 대해 직선적으로 증가하게된다. 이 때, 캐패시터(C3)로 전류가 흘러 충전하게 된다.
한편, 발진소자(11)로부터 하이 레벨 발진 펄스가 출력되면 출력되는 하이 레벨 발진 펄스를 N채널 FET부(14)에서 인가 받는다. 하이 레벨 발진 펄스를 인가 받은 N채널 FET부(14)는 인가된 하이 레벨 발진 펄스를 저항(R7, R8)을 통해서 분압하여 전계효과 트랜지스터(Q3)의 게이트단으로 인가하게 된다.
게이트단으로 하이 레벨 발진 펄스를 인가 받은 전계효과 트랜지스터(Q3)는 드라이브 트랜스(15)의 코일(L4)에 흐르는 전류로 인해 코일(L3)에 유도된 전류를 드레인단으로 인가 받는다. 게이트단으로 하이 레벨 발진 펄스를 인가 받고 드레인단으로 드라이브 트랜스(15)의 유도작용에 의해 코일(L3)에 흐르는 전류를 인가 받아 스위칭하여 턴온(Turn on)된다.
전계효과 트랜지스터(Q3)가 턴온(Turn on)됨으로 인해서 편향전류가 흐르는 코일(L4)에 의해 유도된 에너지는 코일(L2) 및 코일(L3)에 유도된다. 드라이브 트랜스(15)의 코일(L2) 및 코일(L3)에 유도된 전류를 전계효과 트랜지스터(Q3)의 드레인단에서 소스단으로 흐르게 된다.
이 때, 베이스 드라이브 전류 공급부(12)의 트랜지스터(Q1)와 P채널 FET부(13)의 전계효과 트랜지스터(Q2)는 오프가 된다. 따라서, 드라이브 트랜스(15)의 코일(L4)에 흐르는 편향전류는 N채널 FET부(14)의 전계효과 트랜지스터(Q3)로 흐르게 됨으로 인해 수평 편향 트랜지스터부(15)의 트랜지스터(Q4)의 베이스단으로 로우 레벨의 전류가 인가되어 오프 상태가 된다.
수평 편향 트랜지스터부(17)의 트랜지스터(Q4)의 베이스단으로 로우 레벨의 전류가 흐름으로 인해 수평 편향 트랜지스터부(17)의 수평 편향 요크(H-DY)의 인덕턴스와 캐패시터(C3)의 병렬 용량과의 공진에 의해 트랜지스터(Q4)의 콜렉터에 큰 부전압이 발생하게 된다. 트랜지스터(Q4)의 콜렉터에 큰 부전압이 발생함으로 인해 댐퍼 다이오드(D3)가 도통 상태가 되어 톱니파 전류가 수평 편향 요크(H-DY)에 흐르게 된다.
미설명된 코일(L5)은 초크 코일로 사용되며, 캐패시터(C4)는 수평 편향 요크(H-DY)에 흐르는 수평 톱니파 전류를 보정하게 된다. 또한, 트랜지스터(Q4)의 스위칭에 의해 발생된 수평출력전압은 고전압의 소스(Source)로 사용하게 된다.
이와 같이, 베이스 드라이브 전류 공급부(12)의 트랜지스터(Q1)의 콜렉터단의 파형과 수평 편향 트랜지스터부(17)의 트랜지스터(Q4)의 입력단 및 출력단의 출력 파형을 첨부된 도면을 이용하여 설명하면 다음과 같다.
도 5는 도 4에 도시된 각 회로부의 입출력신호에 따른 파형도이다. 도시된 바와 같이, 파형(가)는 발진소자(11)에서 출력되는 발진 펄스의 파형이고, 파형(나)는 베이스 드라이브 전류 공급부(12; 도 4에 도시됨) 내에 있는 트랜지스터(Q1)의 스위칭에 의한 콜렉터단에 흐르는 파형으로, 파형(가)의 발진펄스에서 라이징 에지 트리거(Rising edge trigger)에 의해 발생된다.
파형(다)는 수평 출력 트랜지스터부(17; 도 4에 도시됨) 내에 있는 트랜지스터(Q4)의 베이스으로 인가되는 전류 신호에 따른 파형이다. 이 파형(다)는 발진소자(11)로부터 출력되는 발진펄스의 폴링 에지 트리거(Falling edge trigger)에 의해 트랜지스터(Q4)의 베이스단으로 인가되는 전류신호에 따른 파형이다.
따라서, 트랜지스터(Q4)의 베이스단으로 인가되는 전류신호는 파형(나)에 의해 폴링 에지 트리거(Falling edge trigger)에 의해 따라 트랜지스터(Q4)의 베이스 전류가 떨어지기 시작하게 된다. 이 때, 트랜지스터(Q4)의 베이스 전류가 떨어짐에 따라 콜렉터단과 베이스단에 전류가 계속해서 흐르는 것을 편향 전류에 의한 자체 바이어스(Bias)를 이용하게 됨으로 인해서 스토리지(Storage) 타임(t)인 최소로 줄이게 된다.
스토리지(Storage) 타임(t)을 최소로 줄여 트랜지스터(Q4)의 베이스단으로 전류를 인가함에 따라 수평 편향 출력 트랜지스터부(17)의 트랜지스터(Q4)의 콜렉터전류는 파형(라)와 같이 테일링(Tailing) 되지 않게 흐르게 된다. 따라서, 트랜지스터(Q4)를 쉽게 서말 런웨이(Thermal runway)를 피함으로 인해서 스위칭 로스(Loss)를 최대한 줄이게 된다.
이상에서 설명한 바와 같이 본 발명은, 수평 출력 트랜지스터부의 트랜지스터에 안정된 베이스 드라이브(Base drive)를 공급할 수가 있어 수평 주파수 변화에 의한 스위칭 및 스토리지(Storage) 로스(Loss)에 따른 열손실를 최소화하여 디스플레이 장치가 안정되게 동작하도록 하는 효과를 가진다.

Claims (5)

  1. 발진소자로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받아 스위칭(Switching)하는 베이스 드라이브 전류 공급부와, 발진소자로부터 출력되는 로우 레벨(Low level) 발진펄스를 인가 받고 상기 베이스 드라이브 전류 공급부로부터 출력되는 전류를 인가 받아 스위칭하는 P채널 FET부와, 발진소자로부터 출력되는 하이 레벨(High level) 발진펄스를 인가 받아 스위칭하는 N채널 FET부와, 상기 베이스 드라이브 전류 공급원으로부터 출력되는 전류를 인가 받아 스위칭하는 상기 P채널 FET부와 상기 N채널 FET부의 스위칭 동작에 따라 편향 전류 공급원으로부터 공급되는 전류를 유도하는 드라이브 트랜스를 포함하는 복수의 FET를 이용한 수평편향 드라이브 회로.
  2. 제 1 항에 있어서,
    상기 베이스 드라이브 전류 공급부는, 발진소자로부터 출력되는 로우 레벨 발진 펄스를 인가 받아 스위칭하는 트랜지스터(Q1)로 구성됨을 특징으로 하는 복수의 FET를 이용한 수평편향 드라이브 회로.
  3. 제 1 항에 있어서,
    상기 P채널 FET부는, 발진소자로부터 출력되는 로우 레벨 발진 펄스와 상기 베이스 드라이브 전류 공급부의 트랜지스터(Q1)의 턴온(Turn on)되어 출력되는 전류를 인가 받아 스위칭하는 전계 효과 트랜지스터(Q2)로 구성됨을 특징으로 하는 복수의 FET를 이용한 수평편향 드라이브 회로.
  4. 제 1 항에 있어서,
    상기 N채널 FET부는, 발진소자로 출력되는 하이 레벨 발진 펄스를 인가 받아 스위칭하는 전계효과 트랜지스터(Q3)로 구성됨을 특징으로 하는 복수의 FET를 이용한 수평편향 드라이브 회로.
  5. 제 1 항에 있어서,
    상기 드라이브 트랜스는, 편향전류를 공급받는 코일(L4)과, 상기 P채널 FET부의 전계효과 트랜지스터(Q2)의 스위칭에 의해 턴온(Turn on)됨에 따라 상기 코일에 의해 유도된 에너지를 인가 받는 코일(L1)과, 상기 N채널 FET부(14)의 전계효과 트랜지스터(Q3)의 스위칭에 의해 턴온(Turn on)됨에 따라 상기 드라이브 트랜스의 코일(L1)에 의해 유도된 에너지를 인가 받는 코일(L2, L3)로 구성됨을 특징으로 하는 복수의 FET를 이용한 수평편향 드라이브 회로.
KR1019970020948A 1997-05-27 1997-05-27 복수의 fet를 이용한 수평편향 드라이브 회로 KR100242842B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970020948A KR100242842B1 (ko) 1997-05-27 1997-05-27 복수의 fet를 이용한 수평편향 드라이브 회로
US09/085,225 US6081079A (en) 1997-05-27 1998-05-27 Horizontal deflection drive circuit using a plurality of FETs
JP14638698A JP3248873B2 (ja) 1997-05-27 1998-05-27 水平偏向ドライブ回路
TW087108275A TW373392B (en) 1997-05-27 1998-05-27 Horizontal deflection drive circuit using a plurality of FETs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020948A KR100242842B1 (ko) 1997-05-27 1997-05-27 복수의 fet를 이용한 수평편향 드라이브 회로

Publications (2)

Publication Number Publication Date
KR19980085008A true KR19980085008A (ko) 1998-12-05
KR100242842B1 KR100242842B1 (ko) 2000-02-01

Family

ID=19507285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020948A KR100242842B1 (ko) 1997-05-27 1997-05-27 복수의 fet를 이용한 수평편향 드라이브 회로

Country Status (4)

Country Link
US (1) US6081079A (ko)
JP (1) JP3248873B2 (ko)
KR (1) KR100242842B1 (ko)
TW (1) TW373392B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200244058Y1 (ko) * 1998-02-26 2001-09-29 윤종용 수평편향 회로의 방전회로
JP2000307887A (ja) * 1999-04-16 2000-11-02 Matsushita Electric Ind Co Ltd 偏向装置
US6323606B1 (en) * 2000-12-27 2001-11-27 Philips Electronics North America Corporation Monitor deflection circuit
JP4814769B2 (ja) * 2006-11-29 2011-11-16 日本オプネクスト株式会社 光送信器
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470291A (ja) * 1990-07-11 1992-03-05 Sony Corp 陰極線管補正回路
KR0177105B1 (ko) * 1995-12-18 1999-05-01 김광호 대 전력 수평 드라이브 회로
KR100202313B1 (ko) * 1996-03-28 1999-06-15 김광호 고압 안정화 회로

Also Published As

Publication number Publication date
JPH1155542A (ja) 1999-02-26
TW373392B (en) 1999-11-01
US6081079A (en) 2000-06-27
KR100242842B1 (ko) 2000-02-01
JP3248873B2 (ja) 2002-01-21

Similar Documents

Publication Publication Date Title
KR100265164B1 (ko) 거리 측정 센서를 이용한 자동 휘도 조정 회로 및 방법
KR100288580B1 (ko) Osd를이용한디스플레이모드표시방법
KR100242842B1 (ko) 복수의 fet를 이용한 수평편향 드라이브 회로
US6020694A (en) Horizontal size regulation circuit of display device
KR100247391B1 (ko) 영상신호의 패스 스로우(pass through) 기능이 장착된 디스플레이 장치
KR100242839B1 (ko) 디스플레이 모니터의 상조정 회로
KR200160532Y1 (ko) 파워 1차측의 전원공급 장치
KR100242841B1 (ko) 디스플레이 장치의 상하 왜곡 보정 회로
KR100209505B1 (ko) 듀티(duty) 변경 회로
KR100218007B1 (ko) 다중 동기 방식 모니터의 상 사이즈 자동 조정 방법
US6686929B2 (en) Broadband switching drive compensating circuit for a video display device
KR100270974B1 (ko) 디가우징(degaussing) 회로
KR100260826B1 (ko) 디스플레이 장치의 수평 포지션 조절회로
KR0173269B1 (ko) 동기신호 발생장치
KR200200453Y1 (ko) 디스플레이장치의편향요크커넥터이탈감지회로
KR200155998Y1 (ko) 동기신호의 판별에 의한 오버 레이지 제한 회로
KR19980060005U (ko) 모니터 냉각 장치
KR100242837B1 (ko) 수직 편향 제어 회로
KR19990003853A (ko) 다중 모드 모니터의 수평 편향 회로
KR19990037259U (ko) 디스플레이 장치의 수평 편향 회로
KR19990037258U (ko) 디스플레이 장치의 수평 편향 회로
KR20010035724A (ko) 수평 드라이브 회로
KR19990016295A (ko) Ｏｓｄ 패스워드를 이용한 디스플레이 장치의 세팅 상태 보호 방법
KR19990034336A (ko) 다중 모드 모니터의 수평 출력 트랜지스터 보호 회로
KR19990008997U (ko) 음성신호를 이용한 디스플레이장치의 전원제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee